「a gate line」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In the liquid crystal display panel 20, an order of supplying a gate signal to each gate line 21a is set randomly so that the gate signal may not be supplied continuously to an adjoining gate line 21a within one frame.例文帳に追加

液晶表示パネル２０は、１フレームにおいて、隣接するゲートライン２１ａに対して連続してゲート信号が供給されないように、各ゲートライン２１ａにゲート信号を供給する順番がランダムに設定されている。 - 特許庁

Only in such a memory cell 3 for test, the floating gate 18 is connected in the direction of a bit line by a ground gate line 10, the ground gate line 10 is grounded at its end part.例文帳に追加

このようなテスト用のメモリセル３においてのみ、フローティングゲート１８が接地ゲート線１０によってビット線方向に接続され、接地ゲート線１０はその端部で接地されている。 - 特許庁

A common electrode part 21C covers regions partially superposed on the pixel electrode layers 19A and 19B, a region superposed on the gate line GL and regions which are not superposed on the gate line GL and extended to both sides of the gate line GL on the insulating film 20 in the vicinity of the gate line GL.例文帳に追加

ゲート線ＧＬ近傍の絶縁膜２０上では、共通電極部２１Ｃが、各画素電極層１９Ａ，１９Ｂの一部と重畳する領域、ゲート線ＧＬと重畳する領域、及びゲート線ＧＬと重畳せずにゲート線ＧＬの両側に延びる領域を覆っている。 - 特許庁

The gate drive circuit reduces a gate voltage of the MOS transistor with increasing voltage of the first power line, and approximates the gate voltage to a voltage of the third power line with decreasing voltage of the first power line.例文帳に追加

ゲート駆動回路は第１の電源ラインの電圧上昇に応じて前記ＭＯＳトランジスタのゲート電圧を低下させ、第１の電源ラインの電圧低下に応じてゲート電圧を第３の電源ラインの電圧に近づける。 - 特許庁

To prevent a short circuit and a drop of voltage withstanding characteristics occurring on a crossing part between a gate line GL and a drain line DL, the crossing part between the gate line GL and a drive line VL, the crossing part between a retaining capacity CL and the drain line DL and the crossing part between the retaining capacity line CL and the drive line VL.例文帳に追加

ゲートラインＧＬとドレインラインＤＬの交差部、ゲートラインＧＬと駆動ラインＶＬの交差部、保持容量ラインＣＬとドレインラインＤＬの交差部、保持容量ラインＣＬと駆動ラインＶＬの交差部に発生する短絡、耐電圧特性の低下を防止する。 - 特許庁

This liquid crystal display device is equipped with a gate line 16, a data line which is arranged crossing the gate line 16, a TFT which is arranged nearby the intersection of the gate line 16 and data line, and pixel electrodes 15a and 15b which are formed above the gate line 16 and data line across an inter-layer insulating film 14.例文帳に追加

本液晶表示装置は、ゲート線１６と、ゲート線１６と交差して配置されているデータ線と、ゲート線１６とデータ線との交差箇所の近傍に配置されたＴＦＴと、層間絶縁膜１４を介してゲート線１６及びデータ線の上方に形成されている画素電極１５ａ、１５ｂとを備える。 - 特許庁

During a driving phase, the precharged gate driver turn-on voltage is discharged when the gate line is activated in response to the decoded gate line control signal, whereas the precharged gate driver turn-on voltage is maintained when the gate line is not activated in response to the decoded gate line control signal.例文帳に追加

駆動区間においては、プリチャージされたゲートドライバターンオン電圧は、ゲートラインがデコーディングされたゲートライン制御信号に応答して活性化される時に放電され、反対にデコーディングされたゲートライン制御信号に応答してゲートラインが非活性化される時、プリチャージされたゲートドライバターンオン電圧は維持される。 - 特許庁

A common electrode 5 (or a pixel electrode 4) is formed so as to completely cover a gate buss line 1 and a gate electrode 7 existing at the lower part of the electrode 5 to shield an unwanted electric field which is to be radiated from the gate buss line 1 by impressing of a selection signal on the gate line 1.例文帳に追加

共通電極５（または画素電極４）を、その下方にあるゲートバスライン１とゲート電極７を完全に覆うように形成し、選択信号の印加によってゲートバスライン１から放射される不要な電界をシールドする。 - 特許庁

Low resistance and enhancement of redundancy of the Cs wiring line are attained by disposing a Cs wiring line in a gate wiring line direction without disposing the Cs wiring line on the gate wiring line to form a mesh-shaped Cs wiring lines together with the Cs wiring line disposed on the source wiring line.例文帳に追加

さらに、Ｃｓ配線を、ゲート配線上に配置することなく、ゲート配線方向に配置し、ソース配線上に配置されたＣｓ配線とで、メッシュ状のＣｓ配線を形成して、Ｃｓ配線の低抵抗化を図り、冗長性を向上させる。 - 特許庁

Each liquid crystal display panel 5 aligned and disposed in a lateral direction includes a gate driver 2 that selects each gate line serially line by line and a source driver 3 that sets the voltage of each source line.例文帳に追加

横方向に並べて配置される液晶表示パネル５毎に、各ゲートラインを線順次選択するゲートドライバ２と、各ソースラインの電位を設定するソースドライバ３とを備える。 - 特許庁

A gate line containing a gate electrode, a gate insulation film, a semiconductor layer, a resistive contact layer, a data line having a source electrode and a drain electrode are formed on the upper part of an insulation substrate.例文帳に追加

絶縁基板の上部に、ゲート電極を含むゲート線、ゲート絶縁膜、半導体層及び抵抗性接触層、ソース電極を有するデータ線及びドレーン電極を形成する。 - 特許庁

Patterns such as a patterned cathode line, a gate electrode line, and a focusing electrode line are installed on a substrate so as to become mirror-image symmetric.例文帳に追加

基板上に、パターニングされたカソードライン、ゲート電極ライン及び収束電極ライン等のパターンを鏡像対称となるよう設ける。 - 特許庁

Each pixel line includes a first pixel group electrically coupled with the adjacent first gate line and a second pixel group electrically coupled with the adjacent second gate line and polarities of data signals to be provided to the many pixels are controlled using gate signals to be provided to respective gate lines.例文帳に追加

各画素行は、隣接する第１ゲートラインに電気的に連結された第１画素グループ及び隣接する第２ゲートラインに電気的に連結された第２画素グループを含み、各ゲートラインに提供されるゲート信号を利用して、多数の画素に提供されるデータ信号の極性が制御される。 - 特許庁

The data line includes a data line, formed on the gate insulation film so as to cross gate line and a repair line that is formed in parallel to the dataline and is electrically connected to the dataline.例文帳に追加

データ配線は、ゲート絶縁膜上にゲート配線と交差するように形成されたデータライン及びデータラインと平行に形成され、データラインと電気的に接続されたリペアラインを含む。 - 特許庁

On the other hand, the pixel element is surrounded by a data line and a gate line, and forms a control TFT for pixel element display with the pixel electrode main line.例文帳に追加

一方、画素素子はデータ線とゲート線で囲まれて、画素電極本線と共に画素素子表示のための制御ＴＦＴを構成する。 - 特許庁

A scanning line 107 is formed in layer different from a gate electrode 104, and capacitor line 111 is disposed parallel to a signal line 109.例文帳に追加

ゲート電極１０４と異なる層に走査線１０７を形成し、容量配線１１１が信号線１０９と平行になるよう配置する。 - 特許庁

A scanning line is connected to a gate driver 300, and the data line is connected to a data line driver 400.例文帳に追加

走査線はゲートドライバ３００に接続されており、データ線はデータ線ドライバ４００に接続されている。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

The array substrate 1 includes a channel layer 19, a gate insulating film 21, a gate wiring line, a gate electrode 23, an interlayer insulating film 25, an amorphous silicon layer 27a, and a data wiring line.例文帳に追加

アレイ基板１は、チャネル層１９と、ゲート絶縁膜２１と、ゲート配線と、ゲート電極２３と、層間絶縁膜２５と、非晶質シリコン層２７ａと、データ配線と、を備えている。 - 特許庁

A gate line is formed on a substrate, a gate insulating film and a semiconductor layer are continuously deposited on the gate line, and a lower conductive film and an upper conductive film are vapor deposited on the semiconductor layer.例文帳に追加

基板上にゲート線を形成し、ゲート線上にゲート絶縁膜と半導体層を連続積層し、半導体層上に下部導電膜と上部導電膜を蒸着する。 - 特許庁

The line connects with the Nankai Main Line and the line of the Hankai Electric Tramway at this station, and passengers can transfer to the Nankai Line by going up the stairway located on the JR Namba side, passing through a ticket gate and using Nankai's ticket gate which is located nearby. 例文帳に追加

この駅では南海本線と阪堺電気軌道とも連絡しており、南海線との乗り換えはJR難波寄りの階段を上がって改札を出ればすぐに南海の改札がある。 - Wikipedia日英京都関連文書対訳コーパス

Then, edges of a light shielding film 54 are formed overlapping the outermost gate bus line 46, the outermost source bus line 48, the dummy gate bus line and the dummy source bus line.例文帳に追加

そして、遮光膜５４のエッジを最外ゲートバス配線４６,最外ソースバス配線４８,ダミーゲートバス配線およびダミーソースバス配線上に重ねて形成する。 - 特許庁

A contact hole is formed to expose the gate electrode line 142 and the jumper line 143, and the gate electrode line 142 and the jumper line 143 are conducted via the contact hole.例文帳に追加

ゲート電極線１４２とジャンパー線１４３とを露出させるようにコンタクトホールが形成され、このコンタクトホールによってゲート電極線１４２とジャンパー線１４３との導通がなされる。 - 特許庁

A plurality of gate driving circuits which are connected to each gate group and impress a gate-on voltage sequentially, a data driving part which impresses a data voltage onto the data line, and a signal control unit which controls the gate driving part and the data driving part, are included.例文帳に追加

各ゲート線群に連結されゲートオン電圧を順次に印加する複数のゲート駆動回路、データ電圧をデータ線に印加するデータ駆動部、ゲート駆動部及びデータ駆動部を制御する信号制御部を含む。 - 特許庁

A gate pump 20 is secured where the rotating angle (the gradient of deformation) of a gate with respect to a horizontal line 8 at an operation point of a load applied to the gate 3 with the drain of a water in the gate pump 20 is zero.例文帳に追加

ゲートポンプ２０の水排出によってゲート３が受ける荷重の作用点における水平線８に関するゲートの回転角（変形の勾配）が０となる位置にゲートポンプ２０を取り付ける。 - 特許庁

The finger-like parts 45 of the gate wiring line 43 are arranged between finger-like parts 45 of a source wiring line 23 and finger-like parts 35 of a drain wiring line 33.例文帳に追加

ゲート配線４３の指状部４５は、ソース配線２３の指状部２５とドレイン配線３３の指状部３５と、の間に配置されている。 - 特許庁

The source electrode is connected to a data line and the data line has curved portion and crosses a gate line at right angle.例文帳に追加

ソース電極はデータ線に連結され、データ線は屈折部を有すると共にゲート線と直交する。 - 特許庁

In the PMOS transistor P5, a source is connected to the signal line 5, a drain is connected to the gate of the NMOS transistor N1 and a gate and a back gate are connected to the high potential power line 4.例文帳に追加

ＰＭＯＳトランジスタＰ５は、そのソースが信号線５に接続され、ドレインがＮＭＯＳトランジスタＮ１のゲートに接続され、ゲートとバックゲートが高電位電源線４に接続されている。 - 特許庁

A gate driver 2 selects the gate line GLn+1 in a dummy element region 12 in a horizontal period subsequent to a period when the driver selects the gate line GLn in the display region 11.例文帳に追加

ゲートドライバ２は、表示領域１１のゲートラインＧＬｎを選択した次の水平期間で、ダミー素子領域１２のゲートラインＧＬｎ＋１を選択する。 - 特許庁

The memory cell is formed on a groove which is formed in stripe geometry in multiple steps in a silicon substrate, and has the third gate and the local bit line which are extended in the direction of the stripe and has a second gate extended in a direction perpendicular to the direction of the third gate and the local bit line.例文帳に追加

メモリセルはシリコン基板上に形成されたストライプ状の多段の溝上に形成され、ストライプの方向に第３ゲート、ローカルビット線が延在し、それと垂直な方向に第２ゲートが延在する。 - 特許庁

A resist region 20 covering the gate terminal and the lead wiring of a gate electrode line 12 and provided between a passivation layer 22 and a gate insulating layer 14 is used so as to protect the gate terminal and the lead wiring.例文帳に追加

ゲート電極線１２のゲート端子とリード線を被覆し、かつ不動態化層２２とゲート絶縁層１４との間に設けられるレジスト領域２０が、ゲート端子とリード線を保護するために使用される。 - 特許庁

A thickness of a gate insulating film 35 is thinned toward a direction for extending a gate electrode 31 from a trunk of a bus line.例文帳に追加

ゲート絶縁膜３５の膜厚は、ゲート電極３１がバスラインの幹部から延伸している方向に向かうにつれて薄くなっている。 - 特許庁

A potential of a gate line G1 connected to gate electrodes of the transfer transistors MN1-1 to MN1-16 and arranged separately from the gate line G is controlled by a high voltage transfer circuit 16.例文帳に追加

転送トランジスタＭＮ１-１〜ＭＮ１-１６のゲート電極に接続され、前記ゲート線Ｇと切り離して設けられたゲート線Ｇ１の電位は高電圧転送回路１６により制御される。 - 特許庁

A gate line G is connected to gate electrodes of the transfer transistors MN1-0, MN1-17, a potential of this gate line G is controlled by a potential control circuit 11.例文帳に追加

転送トランジスタＭＮ１-０、ＭＮ１-１７のゲート電極にはゲート線Ｇが接続され、このゲート線Ｇの電位は電位制御回路１１により制御される。 - 特許庁

A sensor control line 140 is connected to a gate electrode of the light detection TFT 61 and a gate line 120 is connected to the gate electrode of the switch TFT 60.例文帳に追加

光検出ＴＦＴ６１のゲート電極にはセンサ制御線１４０が、スイッチＴＦＴ６０のゲート電極にはゲート線１２０が接続されている。 - 特許庁

To prevent degradation of display quality, even if a length of wiring for electrically connecting a gate line 11 with a gate driver differs by gate line.例文帳に追加

ゲートライン１１とゲートドライバとの間を電気的に接続する配線の配線長がゲートライン毎に異なっていても、表示品位の低下を抑制する。 - 特許庁

A silicide layer 108 is formed on each upper face of the gate electrode 104a and the gate interconnect line 104b, and it is also formed in a portion, in which the insulating side wall 105 is removed, of a side face of the gate interconnect line 104b.例文帳に追加

ゲート電極１０４ａ及びゲート配線１０４ｂのそれぞれの上面、並びにゲート配線１０４ｂの側面における絶縁性サイドウォール１０５が除去された部分にシリサイド層１０８を形成する。 - 特許庁

The scanning direction of a first gate signal line driver circuit is perpendicular to the scanning direction of a source signal line driver circuit, and the scanning direction of a second gate signal line driver circuit is perpendicular to the scanning direction of the first gate signal line driver circuit.例文帳に追加

第１のゲート信号線駆動回路の走査方向は、ソース信号線駆動回路の走査方向と垂直をなし、第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と垂直をなす。 - 特許庁

Cs bus line signal input wiring 21 for supplying a potential to Cs bus line 14... in each row is arranged orthogonal to the gate bus line 15.例文帳に追加

各行のＣｓバスライン１４…に電位を供給するＣｓバスライン信号入力配線２１を、ゲートバスライン１５に直交して配置する。 - 特許庁

For a gate-line selection period for the (m-1)-th line, the m-th line video data is written to the first-memory element.例文帳に追加

第ｍ−１行のゲート線選択期間では、第１メモリ素子には第ｍ行の映像データが書き込まれる。 - 特許庁

The display substrate includes a gate line formed so as to be extended in the horizontal direction in the display region, a data line formed so as to be extended in the longitudinal direction on a gate insulating film which insulates the gate line in the display region and a gate driving circuit part formed in the first peripheral region adjacent to the first terminal part of the gate line.例文帳に追加

表示基板は、表示領域で横方向に延長されて形成されるゲートライン、表示領域でゲートラインを絶縁させるゲート絶縁膜上に縦方向に延長されて形成されるデータライン、及びゲートラインの第１端部と隣接した第１周辺領域に形成されるゲート駆動回路部を含む。 - 特許庁

Then, a gate line 131 containing copper or copper alloy and a gate electrode 118 electrically connected to the gate line are formed on the barrier layer.例文帳に追加

その後、バリア層上に銅または銅合金を含むゲートライン１３１及びゲートラインに電気的に接続されるゲート電極１１８を形成する。 - 特許庁

The organic switching element is formed on each pixel part and includes a source electrode electrically connected to the data line, a gate electrode electrically connected to the gate line, and an organic semiconductor layer formed on the gate electrode.例文帳に追加

有機スイッチング素子は各画素部に形成され、データ線と電気的に連結されたソース電極とゲート線、電気的に連結されたゲート電極、及びゲート電極上に形成された有機半導体層を含む。 - 特許庁

An image signal memory 124 is connected to the gate of the second transistor 122, between the gate and a reference voltage line 108, while a parasitic capacitance 119 is present between the gate and the scanning signal line 109(i), and an additional capacitance 129 is further connected.例文帳に追加

第２のトランジスタ１２２のゲートには、基準電圧線１０８との間に画像信号メモリ１２４が接続され、また、走査線１０９（i）との間には寄生容量１１９が存在し、さらに、付加容量１２９が接続される。 - 特許庁

A gate line 20 is divided during the course the gate line 20 arrives at an output section of a vertical driver circuit and the divided gate lines 20 are connected to each other by metal wiring 25 of an upper layer.例文帳に追加

ゲートライン２０が垂直ドライバ回路１３０の出力部に至る途中で、ゲートライン２０を分断し、分断されたゲートライン２０，２０同士を上層のメタル配線２５で接続する。 - 特許庁