例文 (5件) |
asynchronous state machineの部分一致の例文一覧と使い方
該当件数 : 5件
A synchronous/asynchronous interface circuit (20) of the present invention comprises a finite state machine (22) that controls an access cycle to be performed between a synchronous bus (30) and an asynchronous CPU (10) into an event-driven type, and a detection circuit that detects the start of the access cycle.例文帳に追加
本発明の同期・非同期インターフェース回路(20)は同期バス(30)と非同期CPU(10)の間で行われるアクセス・サイクルをイベントドリブン式に制御する有限ステートマシン(22)と、アクセス・サイクルの開始を検出する検出回路を備える。 - 特許庁
In this finite state machine, transition between the individual states is executed by selectively turning a bistable circuit to 1 state by using a transition circuit activated by the positive transition of asynchronous spiking input for example.例文帳に追加
有限状態機械において、個別の状態間の遷移は、例示的に、非同期スパイキング入力の正の遷移によって活性化される遷移回路を用いて、双安定回路を選択的に1状態とすることによって実行する。 - 特許庁
The finite state machine (22) performs a state transition through a handshake with the asynchronous CPU (10) in an interface with the asynchronous CPU (10) to control the access cycle and, on the other hand, performs a state transition synchronously with a global clock that is provided from the synchronous bus (30) in an interface with the synchronous bus (30) to control the access cycle.例文帳に追加
有限ステートマシン(22)は、非同期CPU(10)とのインターフェースにおいては非同期CPU(10)とのハンドシェイクを通じて状態遷移することによりアクセス・サイクルを制御する一方で、同期バス(30)とのインターフェースにおいては同期バス(30)から供給されるグローバル・クロックに同期して状態遷移を行うことによりアクセス・サイクルを制御する。 - 特許庁
To provide an asynchronous logic circuit verification device which can perform logic verification in a state close to a real machine without a setting constraint such as clock frequency and its method, and a program.例文帳に追加
クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。 - 特許庁
例文 (5件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |