「internal buffer」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁

A multilayered structure of a buffer layer 41, an internal-electrode conducting layer 42, a dielectric layer 43, and an external-electrode conducting layer 44 is formed on a ceramic substrate, with a gap 5 of an appropriate depth to intersect the ceramic substrate in a cutting process after completion of overall structure.例文帳に追加

セラミック製基板上にバッファ層４１、内側の電極導体層４２、誘電体層４３、および外側の電極導体層４４からなる多層構造を形成し、全体の構造が出来上がった後に切削工程で適切な深さの間隙５をセラミック製基板を横断する形で形成することで、２つの重なり合った電極層４２、４４が横断的な間隙に相対する２つの部分に分けられ、かつ誘電体層４３によっても内側の電極導体層４２および外側の電極導体層４４に隔てられる。 - 特許庁

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加

クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁