「internal buffer」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When internal peripheral circuits including a column decoder 108 are operated, a VDCE signal is outputted from a clock generating circuit 113, when it is inputted to a VDC circuit 117 for periphery, supply capability of int.Vcc is improved, int.Vcc is supplied to the internal peripheral circuits including the column decoder 108 and excluding an input means 120, an output buffer 112, and a sense amplifier 109.例文帳に追加

コラムデコーダ１０８を含む内部周辺回路の動作時に、クロック発生回路１１３からＶＤＣＥ信号が出力され、周辺用ＶＤＣ回路１１７に入力されると、ｉｎｔ．Ｖｃｃの供給能力が向上し、入力手段１２０，出力バッファ１１２，センスアンプ１０９を除くコラムデコーダ１０８を含む内部周辺回路にｉｎｔ．Ｖｃｃを供給する。 - 特許庁

The X address buffer 2A outputs counter signals being origin for generating internal X address signals XA0-XA11 corresponding to the case of a refresh-test of memory cells and redundant memory cells switching an address counter signal outputted by a CBR refresh-counter 4 and a redundant counter signal outputted by redundant CBR refresh-counter 14.例文帳に追加

Xアドレスバッファ2Aは、内部Xアドレス信号XA0〜XA11を生成する元となるカウンタ信号を、メモリセルと冗長メモリセルとのリフレッシュテストの場合に対応して、CBRリフレッシュカウンタ4の出力するアドレスカウンタ信号と、冗長CBRリフレッシュカウンタ14の出力する冗長カウンタ信号とを切り替えて出力する。 - 特許庁

The digital camera provides a means for converting information on the acquired communication data and a communication status into a file format for recording, and allows an output from this conversion means to be stored temporarily in its internal storage means through a buffer according to an instruction from a user via a built-in user interface.例文帳に追加

取得した通信データの情報及び通信ステータスを、記録するファイルフォーマットへと変換する変換手段を有し、ユーザーが、装置搭載のユーザーＩ／Ｆより指示することで、前記変換手段の出力をバッファを介して装置搭載の記憶手段に一時記憶できるようにする。 - 特許庁

A bus 56 is used by dividing the bus 56 to a time for allowing the microcomputer 14 to access internal storages 58, 62 to perform a program and the time for DMA transferring plural sample data between buffer memories 64, 66 and an external storage 60 in one sampling time of the sample data.例文帳に追加

サンプルデータの１サンプル時間内で、バス５６を、マイコン１４が内部記憶装置５８，６２にアクセスしてプログラムを実行するための時間と、バッファメモリ６４，６６と外部記憶装置６０間で複数のサンプルデータをＤＭＡ転送するための時間に分割して使用する。 - 特許庁

A memory array 2 including a memory cell array in which destructive read type memory cells are integrated, an address buffer 3 outputting an internal address signal corresponding to an external address signal, an address decoder 4 outputting a memory cell selection signal based on the result of decoding and a controller 5 are provided.例文帳に追加

破壊読み出し型のメモリセルが集積されたメモリセルアレイを含むメモリアレイ２と、外部アドレス信号に対応した内部アドレス信号を出力するアドレスバッファ３と、内部アドレス信号をデコードし、デコード結果に基づいてメモリセル選択信号を出力するアドレスデコーダ４と、コントローラ５とを具備する。 - 特許庁

This dispersion-compensated optical fiber module equipped with a cylindrical body part 3 and disklike collar parts 2 fitted to both its end surfaces 22 and includes a reel 1 having buffer materials 10 fitted to the internal surface 21 of the collar part 2 in contact with the body part 3 and the outer peripheral surface 20 of the body part 3.例文帳に追加

円筒状の胴部３と、その両端面２２に取付けられた円板状の鍔部２を具備し、胴部３に接する鍔部２の内側面２１と、胴部３の外周面２０に緩衝材１０が取付けられたリール１を含んだ分散補償光ファイバモジュール。 - 特許庁

Since the image of an original by one page is read, encoded and stored, the image of original can be read and stored at a high speed, without having to increase the data capacity of a buffer memory 13 or increase the share rate of an internal bus 14 for image transfer.例文帳に追加

１ページ分の原稿画像の読み取り、符号化、および、蓄積動作が行われるので、バッファメモリ１３のデータ容量を増大したり、あるいは、画像転送による内部バス１４の占有率を上げることなく、原稿画像を高速に読み込み、蓄積することができるようになる。 - 特許庁

Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.例文帳に追加

このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁

To provide a solenoid driven valve for an internal combustion engine with a compact buffer means, capable of reducing collision sound or vibration in a contact part of a first transmission shaft and a second transmission shaft, and also reducing collision sound or vibration in seating of a valve part on a suction/exhaust port when the valve is closed.例文帳に追加

第１伝達軸と第２伝達軸との当接部分における衝突音や振動を低減し、且つ、閉弁時に弁部が吸排気口に着座する際の衝突音や振動を低減することができる極めてコンパクトな緩衝手段を備える内燃機関の電磁駆動弁を提供する。 - 特許庁

This information processor 1 includes an internal bus 40, a DMA controller 20 for transferring a data from a transferring side resource to a transferred side resource, and an I/O controller 30 including an FIFO 320 (I/O buffer), and for transferring a data between the FIFO 320 and an external device 100.例文帳に追加

本発明の情報処理装置１は、内部バス４０と、転送元リソースから転送先リソースにデータ転送を行うＤＭＡコントローラー２０と、ＦＩＦＯ３２０（Ｉ／Ｏバッファ）を含み、ＦＩＦＯ３２０と外部デバイス１００の間のデータ転送を行うＩ／Ｏコントローラー３０と、を含む。 - 特許庁

When the non-activation control signal is inputted to the pad 30 for activation/ deactivation control, the source electrode and the drain electrode of a transistor 61 are made conductive, a signal inputted from the pad 7 for data input/output control is not inputted to an internal circuit 44 arranged at more inner part than an input buffer circuit 60.例文帳に追加

非活性制御信号が活性／非活性制御用パッド３０に入力されると、トランジスタ６１のソース電極とドレイン電極とが導通して、データ入力出力制御用パッド７から入力される信号が、入力バッファ回路６０よりも内部にある内部回路４４に入力されないようになる。 - 特許庁

Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加

そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁

A radial buffer clearance X is provided in a cylindrical internal space 4 substantially airtightly sealed by the floating plunger 2 in the shape of a cylinder with a bottom and the striker 3 and this constitution inverts the movement direction of the striker 3, axially driven by the floating plunger 2, within a range of a penetration depth L.例文帳に追加

有底円筒形状の遊動プランジャ２と打撃子３とによって実質的に気密に封止された円筒内空間４に半径方向緩衝クリアランスＸを設け、これにより、遊動プランジャ２により軸線方向に駆動される打撃子３の運動方向を、貫入深さＬの範囲内で反転させる。 - 特許庁

The XML data is stored in the RDB by tracing the internal data having a structure of the XML data as a storage object, having the correspondence with the RDB, and having the buffer for only one set with respect to the number of repeated parts of the XML data, and simultaneously issuing an SQL sentence performing the data adding operation to the RDB while reading the XML data.例文帳に追加

格納対象となるXMLデータの構造を表しRDBとの対応関係を持ちXMLデータの繰り返し部分の数に関し一組分だけのバッファを持つ内部データを順番にたどると同時にXMLデータを読みながらRDBに対してデータ追加操作を行うSQL文を発行することにより、XMLデータをRDBへ格納する。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

A gamma reference voltage output circuit of the source driver includes a gamma buffer unit composed of a plurality of gamma buffers which selectively output the gamma reference voltage required by a twisted nematic (TN) gamma voltage generation unit through internal switching operation, and the gamma reference voltage required by an in-plane switching (IPS) gamma voltage generation unit.例文帳に追加

このような本発明は、内部のスイッチング動作を通じてＴＮガンマ電圧発生部で要求されるガンマ基準電圧やＩＰＳガンマ電圧発生部で要求されるガンマ基準電圧を選択的に出力する複数のガンマバッファーでなされたガンマバッファー部を具備することによって達成される。 - 特許庁

In the cylindrical vibration control device equipped with an external cylinder 10, an internal cylinder 20, a rubber vibration isolator 30, and stopper rubbers 31, 32 to suppress excessive deformation of the rubber vibration isolator 30, a stopper 40 to prevent the external cylinder 10 from directly abutting or a bracket 4 and to buffer the abutting is covered on the both end rims of the external cylinder 10.例文帳に追加

外筒１０と、内筒２０と、これらを相互に連結する防振ゴム３０と、防振ゴム３０の過大な変位を抑えるストッパゴム３１，３２とを備えた筒型をなす防振装置において、外筒１０の両端縁に、ブラケット４へ外筒１０が直接当接することを防ぎ、かつ、緩衝するストッパ４０を被せる。 - 特許庁

An output buffer circuit (1) is constituted, which includes: a feedback amplifier circuit (2); an output circuit (3) which supplies an external output signal to an output node (N1) in response to an internal signal to be supplied from the feedback amplifier circuit (2); and a feedback shielding circuit (4) which prohibits supply of a feedback signal to the feedback amplifier circuit (2).例文帳に追加

帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。 - 特許庁

An internal CPU 13 refers to the status information to decide it to be a null packet, and, in need of an output for an HSD, instructs a DMA controller 15 to transfer the heading 4 bytes of the TS packet to an HSD output 102 as well as sending information for showing it is a null packet, thereby releasing a buffer in the memory 16.例文帳に追加

内蔵ＣＰＵ１３はステータス情報を参照し、ヌルパケットと判断すると、ＨＳＤに出力を要する場合、ＤＭＡ制御部１５にＴＳパケットの先頭４バイトをＨＳＤ出力１０２へ転送する指示と、ヌルパケットであることをも示す情報を出し、内蔵メモリ１６のバッファを解放する。 - 特許庁

The processing part 132 determines whether or not the acquired data are valid in byte unit, generates an identifier thereof, make an internal buffer memory 122 retain the both in association with each other, and provides a control signal for requesting an operation start to a word/byte transformation processing part 151 every processing of data in burst unit.例文帳に追加

識別子処理部１３２は、取得したデータが有効であるか否かをバイト単位で判定し、識別子を生成し、互いに関連付けて内部バッファメモリ１２２に保持させ、バースト単位のデータを処理する毎に、動作開始を要求する制御信号をワード／バイト変換処理部１５１に供給する。 - 特許庁

An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.例文帳に追加

出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁

A clock buffer 2 comprises a comparing circuit 22 comparing complementary clock signals CLK, /CLK with each other and outputting an internal clock signal used for normal operation, a comparing circuit 24 comparing a reference potential Vref with the clock signal CLK, and a comparing circuit 26 comparing a reference potential Vref with the clock signal /CLK.例文帳に追加

クロックバッファ２は、相補なクロック信号ＣＬＫ，／ＣＬＫを比較し通常動作で用いる内部クロック信号を出力する比較回路２２と、基準電位Ｖｒｅｆとクロック信号ＣＬＫとを比較する比較回路２４と、参照電位Ｖｒｅｆとクロック信号／ＣＬＫとを比較する比較回路２６とを含む。 - 特許庁

To provide a mold automatic clamp device in a tire vulcanizer constituted so as to absorb upward external force when the upward external force unexpectedly acts on the clamp rod of the automatic clamp device by an operational mistake or the like to buffer an impact and capable of reducing the deformation of the clamp rod or the damage of an internal structure.例文帳に追加

操業上のミス等により自動クランプ装置のクランプロッドに不測に上向き外力が作用した場合でも、この上向き外力を吸収して衝撃を緩衝させ、クランプロッドの変形や内部構造の破損といった被害をできるだけ軽減することができるタイヤ加硫装置における金型自動クランプ装置の提供。 - 特許庁

To provide a semiconductor integrated circuit which meets the current needs for high integration and high speed of the circuit and which can effectively prevent a malfunction of an internal circuit caused by simultaneous operation switching noise that occurs when a plurality of output buffer circuits in an input-output circuit simultaneously operate.例文帳に追加

近年の高集積化、高速化が要求される半導体集積回路においても、入出力回路における複数の出力バッファ回路が同時に動作することにより発生する同時動作スイッチングノイズに起因する内部回路の誤動作を効果的に防止することが可能な半導体集積回路を提供する。 - 特許庁

A crystal oscillator 1 has the body casing 11 constituted by joining a crystal oscillation chip 2, a first package 3, and a second package 4 via a joining material 5 and a buffer material 6 at low temperature under low pressure, and exciting electrodes 24 and 25 of the crystal oscillation chip 2 are excited in the internal space 12 in the body casing 11.例文帳に追加

水晶振動子１では、水晶振動片２と第１パッケージ３と第２パッケージ４が、接合材５および緩衝材６を介して低温低圧により接合されて本体筐体１１が構成され、本体筐体１１の内部空間１２において水晶振動片２の励振電極２４，２５の励振が行なわれる。 - 特許庁

This mounting device includes a supporting body 15 attached to a case body and a buffer part 16 provided with a joint part 17 joined with the internal equipment and an arm part 18 linking the joint part 17 and the supporting body 15 mutually, having small width when compared with the joint part 17, and held on the supporting body 15 in a cantilever manner.例文帳に追加

本発明の取り付け装置は、筐体に取り付けられる支持体１５と、内部機器に接合される接合部１７と、接合部１７と支持体１５とを連絡し、接合部１７に比較して幅狭とされかつ、支持体１５に片持ち保持された腕部１８とを備える緩衝部１６とを含む。 - 特許庁

Before an outermost coil 4 is covered by a shielding layer S, the periphery of the outermost coil 4 is covered by an insulating plate 7 from four internal, external and both side directions and a buffer layer H is formed by orderly winding, while duplicating a clamping tape 8 having an absorbing property for heat hardening resin, on the periphery of the insulating plate 7.例文帳に追加

最外部の巻線４を遮蔽層Ｓで覆う前に、最外部巻線４の周囲を内・外および両側面の４方向から絶縁板７で覆い、その絶縁板７の周囲に熱硬化性樹脂に対して吸収性を有する締め付けテープ８を順に重複させながら巻き付けて緩衝層Ｋを形成する。 - 特許庁

Still further, when low power consumption mode is specified, a current path of a CLK buffer (64) for generating the internal clock signal is interrupted and the paths of the circuits (20) and (22) are interrupted, according to an external clock enabling signal(EXCKE) and a low power mode instruction signal (SRFPWD).例文帳に追加

また、低電力消費モードが指定されたときには、外部クロックイネーブル信号（ＥＸＣＫＥ）と低電力モード指示信号（ＳＲＦＰＷＤ）に従って、内部クロック信号を発生するＣＬＫバッファ（６４）の電流経路を遮断し、またコントロールバッファ回路およびアドレスバッファ回路の電流経路を遮断する。 - 特許庁

A phase difference between a feedback clock signal FBCLK, which corresponds to the internal clock signal (CLKP, CLKN) generated through variable delay lines (32, 33), and a buffer clock signal (BUFCLK) corresponding to the external clock signal is detected and the detected result is transfered via a shift circuit (42) to an outside.例文帳に追加

可変遅延線（３２，３３）を通して生成する内部クロック信号（ＣＬＫＰ，ＣＬＫＮ）に対応するフィードバッククロック信号ＦＢＣＬＫと外部クロック信号に対応するバッファクロック信号（ＢＵＦＣＬＫ）の位相差を位相検出器（３５）で検出し、該検出結果をシフト回路（４２）を介して転送する。 - 特許庁

To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.例文帳に追加

２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁

An input buffer 100 being the signal level conversion circuit is provided with a differential amplifier circuit 10 being a current mirror amplifier that amplifies a voltage between nodes N1, N2 respectively receiving an external signal and a reference signal to provide an output of an internal signal and with a bias circuit 20 that applies a common bias voltage Vbs to the nodes N1, N2.例文帳に追加

本発明に従う信号レベル変換回路である入力バッファ１００は、外部信号および基準信号がそれぞれ伝達されるノードＮ１およびＮ２の電位差を増幅して内部信号を出力するカレントミラーアンプである差動増幅回路１０と、ノードＮ１およびＮ２に共通のバイアス電圧Ｖｂｓを印加するバイアス回路２０とを備える。 - 特許庁

To solve the problem that conventionally the complexity in control processing and prolongation of performance processing time result, since circuit scale is expanded for the purpose of holding all idle addresses on a buffer memory in an internal table and it is necessary to extract all the idle addresses, while tracking address link information in the case of deleting an arbitrary queue in the conventional linked list system memory control circuit.例文帳に追加

従来のリンクトリスト方式メモリ制御回路では、バッファメモリ上の全ての空きアドレスを内部テーブルに保持するために回路規模の増大をもたらし、また任意のキューを削除する場合にアドレスリンク情報をたどりながら全ての空きアドレスを抽出する必要があり、制御処理の複雑化と実行処理時間の増大をもたらす。 - 特許庁

A sense amplifier part 106 reads a first plurality of bit data or a second plurality of bit data having second bit numbers being twice of the first plurality of bit data from a page buffer device 105 in accordance with an internal control signal having a period being twice of an external control signal for each second bit number and holds temporarily them as holding data.例文帳に追加

センスアンプ部１０６は、ページバッファ装置１０５から第１の複数ビットデータ又は当該第１の複数ビットデータの２倍の第２のビット数を有する複数の第２の複数ビットデータを前記第２のビット数ごと外部制御信号の２倍の周期を有する内部制御信号に応じて読み出して保持データとして一時的に保持する。 - 特許庁

Buffer circuits Q11, Q13 output signals in a semiconductor integrated circuit including a 1st transistor Q11 of which the source and drain are connected to a 1st power supply VSS and an output terminal OUT, respectively, and the gate is connected to an input terminal IN for an internal signal of a semiconductor to the outside of the semiconductor integrated circuit through the output terminal OUT.例文帳に追加

バッファ回路Ｑ１１，Ｑ１３は、第１の電源ＶＳＳと出力端子ＯＵＴに各々ソースとドレインが接続され、ゲートが半導体の内部信号の入力端子ＩＮに接続された第１のトランジスタＱ１１を含む半導体集積回路内の信号を半導体集積回路外に力端子ＯＵＴを介して出力する。 - 特許庁

With exceeding of a regulated value of usage amount of the internal buffer of the apparatus 06, or with exceeding of a regulated time of waiting time until start of next READ command from completion informing of a READ command, a command start state is detected, then if any factor is fell out from the start cue or the interruption cue, the cue is recovered.例文帳に追加

またＬＡＮ接続装置０６の内部バッファ使用量の規定値オーバーを契機として、又はＲＥＡＤコマンドの終了報告から次ＲＥＡＤコマンドの起動迄の待ち時間の規定時間オーバーを契機として、コマンド起動の状態を判定し、起動キュー又は割込みキューから要因の脱落が発生していた場合は、キューを回復する。 - 特許庁

A drain of an output EFT 11 in an open drain structure activated by a CPU 13 in an IC is connected to a display output port 10 to an LED 2 that displays internal information of the IC 1, and then a voltage Vds of a port 10 can be monitored by the CPU 13 through a buffer circuit 12, where the port 10 can be made an input-output port structure.例文帳に追加

ＩＣ１のＣＰＵ１３により駆動されるオープンドレイン構成の出力ＦＥＴ１１のドレインを、ＩＣ１の内部情報を表示するＬＥＤ２への表示出力用ポート１０に接続し、さらにＣＰＵ１３がバッファ回路１２を介してポート１０の電圧Ｖdsを監視できるようにし、ポート１０を入出力ポート構成とする。 - 特許庁

When the selected area becomes highlighted,any other applications (such as xterm, etc.) that use primary selection will discard their selection values and unhighlight the appropriate information.Now, use the Paste command for the Edit menu or control mouse button to copy the selected part of image into another (or the same) bitmap application.If you attempt to do this without a visible highlighted image area, the bitmap will fall back to the internal cut and paste buffer and paste whateverwas there stored at the moment.例文帳に追加

選択された領域がハイライトしたとき、PRIMARY セレクションを使っている他のアプリケーション(xterm 等)はこのセレクション値を破棄し、それに伴う情報はハイライト解除される。 ここで、Edit メニューから Paste コマンドを選ぶか、またはコントロールキーを押しながらマウスのボタンを押して、イメージの選択された部分を他の(あるいは同じ)bitmap アプリケーションにコピーする。 - XFree86

A load measuring part 307 measures an internal load such as the CPU utilization factor or buffer utilization factor of a server or load such as the utilization factor of a LAN/line with an internet or network and while referring to a table 304, a request receiving part 305 judges whether the load is within a reception enable threshold for each priority or not in comparison with priority designated by a user.例文帳に追加

サーバのＣＰＵ利用率やバッファ利用率などの内部の負荷やインタネットやネットワークとの間のＬＡＮ・回線利用率などの負荷を３０７の負荷測定部が測定し、３０５の要求受付部が、３０４のテーブルを参照して優先度毎の受付可能閾値内の負荷かどうかを、利用者が指定した優先度と比較して判断する。 - 特許庁

A buffer layer 15 exists between the dielectric layer and an external conductor layer 16, thereby suppressing the crush of pores of the dielectric layer when formed of a porous body, preventing the disentanglement of the internal conductor when formed of a strand, due to the close attachment layer, and suppressing the phase change of the high-frequency signal when transferred, with the application and removal of bending stress.例文帳に追加

また、誘電体層と外部導体層１６との間は緩衝体層１５が介在しているため、誘電体層が多孔質体でなるときの孔の潰れを抑制することができ、更に密着体層により内部導体が撚り線でなるときのバラケを防止でき、曲げ応力の加除に対して高周波数の信号を伝送する際の位相変化を抑制することができる。 - 特許庁

The method includes steps of: receiving each merged image; changing a clock domain from an original input signal to an internal domain; placing at least two adjacent pixels into an input buffer by merged image; interpolating an intermediate pixel, for forming a reconstructed left frame and a reconstructed right frame; and reconstructing a stereoscopic image stream from the left and the right image frames.例文帳に追加

方法は、各併合画像を受け取るステップと、元の入力信号からのクロックドメインを内部ドメインに変化させるステップと、各併合画像毎に、少なくとも二つの隣接画素を入力バッファに入れるステップと、復元左フレームおよび復元右フレームを形成するために中間画素を補間するステップと、左および右画像フレームから立体画像ストリームを復元するステップとを含む。 - 特許庁

This noncontact IC card has an internal sheet 5, constituted by sticking a loop antenna 52 consisting of a conductive foil to a film-like base 51 and an IC chip 2 mounted on the sheet 5 and is connected at least to the antenna 52, and the sheet 5 is attained with plural bending stress buffer areas 53 formed along the passage route of the antenna 52.例文帳に追加

上記課題はフィルム状のベース51に導体箔からなるループアンテナ52が被着された内部シート５と、内部シート５に搭載され少なくともループアンテナ52に接続されたＩＣチップ２とを有し、内部シート５は、ループアンテナ52の通過経路に沿って設けられた、複数の曲げ応力緩衝領域53を具えてなる本発明の非接触ＩＣカードによって達成される。 - 特許庁

The input protecting circuit includes an input protecting resistor 4 connected between an external input terminal 2 and buffer circuits 3 connected with the internal circuit, and a p-type MOS transistor 5 and an input protective resistor 6 to which one end is connected to a power supply and the other end is connected between the external input terminal 2 and the input protective resistor 4.例文帳に追加

上記課題を解決するために、本発明に係る入力保護回路は、外部入力端子２と内部回路に接続するバッファ回路３との間に接続される入力保護抵抗４と、一端が電源に接続され、他端が外部入力端子２と入力保護抵抗４との間に接続されたｐ型ＭＯＳトランジスタ５及び入力保護抵抗６と、を備える。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

This system is provided with a reference voltage generating circuit 1 inputting power voltage VDDQ for output buffer, eliminating the noise of this power voltage, generating reference voltage by resistance division from the noise-eliminated power voltage VDDQ and outputting it, and an input first stage circuit 30 inputting the reference voltage and an external input signal from the outside and generating an internal drive signal for driving a semiconductor memory.例文帳に追加

出力バッファ用電源電圧を入力して該電源電圧のノイズを除去する手段及び前記ノイズを除去された前記電源電圧から抵抗分割により基準電圧を生成して出力する手段を有する基準電圧発生回路と、前記基準電圧及び外部から外部入力信号を入力してこれらから半導体メモリを駆動する内部駆動信号を生成する入力初段回路とを備える。 - 特許庁

To solve a problem at the time of switching a program between a multiplex encoded information separator/distributor for separating appropriate encoded information from a multiplexed stream and an image decoding system having an image decoder for storing image encoded information sequentially in an internal buffer and decoding it while reading out sequentially that incomplete frame data is displayed at the time of switching because the start of new encoded information can not be recognized after switching.例文帳に追加

多重化されたストリームから適切な符号化情報を分離する多重符号化情報分離分配装置と、内部バッファに画像符号化情報を逐次蓄積し、これを逐次読み出しながら復号する画像復号装置を持つ画像復号システムでプログラムを切り替える場合、装置が切替え後の新しい符号化情報がどこから始まるか認識することができないので、切替え時に不完全な画像フレームデータを表示してしまう。 - 特許庁