「internal buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A decoder block of the printer stores a result obtained by decoding compressed data in an internal buffer memory, reads out it as reference line data when decoding a next line to perform decode operation, and reads out the data stored in the buffer memory to write it to the main memory during copy operation for a previous line as well.例文帳に追加

プリンタのデコーダブロックは圧縮データをデコードした結果を、内部のバッファメモリへ蓄え、次ラインのデコード時に、参照ラインデータとして、読み出し、デコード動作し、また、前ラインのコピー動作時も、バッファメモリに保持されているデータを読み出し、メインメモリへ書き出す。 - 特許庁

The communication channel interface circuit is configured to perform control for reading transmission data to be applied to the corresponding communication channel from the communication channel buffer area, and for writing reception data to be applied from the communication channel in the corresponding communication channel buffer area on the basis of the definition information of the communication channel buffer area set in a register circuit via the internal bus.例文帳に追加

通信チャネルインタフェース回路は、内部バス経由でレジスタ回路に設定された通信チャネルバッファ領域の定義情報に基づいて、通信チャネルバッファ領域から対応する通信チャネルに与える送信データを読み出し且つ通信チャネルから与えられる受信データを対応する通信チャネルバッファ領域に書き込む制御を行う。 - 特許庁

A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount, while using a buffer memory 23 for converting a data rate in common as a memory for compression processing.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

A compression/decompression part 22 uses in common a buffer memory 23 for converting a data rate as a memory for compression processing so as to compress SDI data and reduce the amount of internal data transfer.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

When a gap of an internal packet that is at a suitable interval is detected, the extra packet is inserted and some arrival packets in the high bandwidth channel are stored in a buffer.例文帳に追加

適当な間隔である内部パケットの隙間を検知すると、追加のパケットが挿入され、高帯域幅チャネルにおけるいくつかの到来するパケットが緩衝バッファに記憶される。 - 特許庁

If either one of main latch data of the page buffer is logic "H", the internal output line is driven by ground voltage regardless of the logic states of the residual main latch data.例文帳に追加

前記内部出力線は、前記ページバッファのメインラッチデータのいずれか一つが論理“Ｈ”であると、前記ページバッファの残りメインラッチデータの論理状態にかかわらず、接地電圧に駆動される。 - 特許庁

And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit.例文帳に追加

そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。 - 特許庁

To provide a semiconductor device wherein test signals are inputted into an I/O buffer located in an internal circuit region by means of a wiring which usually does not interfere with a signal wiring.例文帳に追加

半導体装置の内部回路領域に設けたＩ／Ｏバッファに、通常信号配線に干渉しない配線によってテスト信号を入力する半導体装置を提供する。 - 特許庁

With the above constitution, the memory section 82 acting like an internal buffer stores part of the image data and the processing section 8 can carry out the interpolation arithmetic operation for the distortion correction processing by utilizing the stored data.例文帳に追加

この構成では、内部バッファとしてのメモリ部８２に画像データの一部を格納して、そのデータを利用して歪補正処理のための補間演算を行うことができる。 - 特許庁

A lid member 5 is descended toward an opening part of the crucible 20 and brought into close contact with the opening part of the crucible 20 through a buffer material to closely seal the internal space 21 of the crucible 20.例文帳に追加

上記ルツボ２０の開口部に向かって蓋材５が下降し、緩衝材を介して蓋材５がルツボ２０の開口部に密着し、ルツボ２０の内部空間２１を密封する。 - 特許庁

The foaming body 2 and the coating layer are stuck to each other, so the shape of the buffer 1 is retained on the back and forth of the load of internal pressure, and is unitedly transformed and restored when a shock is applied.例文帳に追加

発泡体２と被覆層３とは密着しているので、内圧の負荷の前後で、緩衝体１の形状は保持され、衝撃が加わったときに一体的に変形して復元する。 - 特許庁

To provide a synchronous semiconductor device, the power consumption of which is reducible without causing stoppage of an input buffer operation or an internal clock, in response to deactivation of a chip select signal.例文帳に追加

チップセレクト信号の非活性化に応答して、入力バッファの動作や内部クロックを停止させることなく消費電力を低減可能な同期式半導体装置を提供する。 - 特許庁

Meanwhile, when the internal buffer has a margin even when the line error occurs, error concealing processing is performed for creating a pseudo error on the basis of information from a preceding frame when decoding.例文帳に追加

一方、回線エラーが生じても、内部バッファに余裕がある場合は、デコード時に前フレームからの情報を元に、擬似的な信号を生成するエラー隠蔽処理を行うことを特徴とする。 - 特許庁

A data/strobe output buffer 4b outputs data conforming to an internal clock signal for output DLLCLK from a DLL circuit 10 and an output enable-signal OE.例文帳に追加

データ／ストローブ出力バッファ（４ｂ）は、ＤＬＬ回路（１０）からの出力用内部クロック信号ＤＬＬＣＬＫと出力イネーブル信号（ＯＥ）とに従ってデータの出力を実行する。 - 特許庁

Moreover, a clock signal CLK and the internal clock enable signal INCE are input into the clock input buffer 10, and a NAND circuit which outputs the reverse of logical multiplication is provided.例文帳に追加

また、クロック入力バッファ１０には、クロック信号ＣＬＫ及び内部クロックイネーブル信号ＩＮＣＥが入力され、その論理積の反転を出力するＮＡＮＤ回路を設ける。 - 特許庁

Strictly speaking, ``to marshal'' means to convert some data from internal to external form (in an RPC buffer for instance) and ``unmarshalling'' for the reverse process.例文帳に追加

厳密に言えば、``整列させる (to marshal)'' とは、あるデータを(例えば RPC バッファのように) 内部表現形式から外部表現形式に変換することを意味し、``非整列化 (unmarshalling)'' とはその逆を意味します。 - Python

Paste This command will check if there are any other bitmap applications with a highlighted image area, or if there is something in the internal cut and paste buffer and copy it to the image.例文帳に追加

Pasteこのコマンドは、ハイライト領域を持っている他のビットマップアプリケーションがあるかどうか、また内部のカット・アンド・ペーストバッファにデータがないかどうか調べ、これらのデータをイメージにコピーする。 - XFree86

The reservation reception control section 7 discriminates a state of an internal resource, discriminates whether or not the band warrant is available on the basis of the port number and the required band, and assigns band to the buffer queue 8.例文帳に追加

予約受付制御部７は、内部リソースの状態を判断し、ポート番号、必要帯域に基づいて帯域保証が可能か否か判別し、バッファキュー８の帯域割り当てを行う。 - 特許庁

A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount by using a buffer memory 23 for converting a data rate, in common as a memory for compression processing.例文帳に追加

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。 - 特許庁

The terminal part 4 includes a normal terminal 5 for connecting with a cell existing in an internal region 7 of the IO, wiring 6 as power supply wiring or ground wiring, the internal region 7 of the IO buffer, and a plurality of dummy terminals 8 connected with the wiring 6.例文帳に追加

端子部分４は、ＩＯの内部領域７に存在するセルと接続するためのノーマル端子５と、電源配線又はグランド配線である配線６と、ＩＯバッファの内部領域７と、配線６に接続された複数のダミー端子８とを有する。 - 特許庁

To provide impact-resistant structure constituted not to transmit impact acceleration to internal structure, regardless of the deformation quantity of a buffer element and the frequency characteristic of impact load when external structure having the internal structure receives the impact load from the outside.例文帳に追加

内部構造を有する外部構造が外から衝撃荷重を受けたときに、緩衝要素の変形量とその衝撃荷重の周波数特性に関わらずその内部構造に衝撃加速度を伝えないように構成した耐衝撃構造を提供すること。 - 特許庁

In addition, the first enable signal ENZ1 held in the first enable signal generating circuit 15 is held in a second enable signal generating circuit 16 as a second enable signal ENZ2 in response to the internal clock signal CLSKZ to be output to the first clock signal input buffer 11 and a second clock signal input buffer 12.例文帳に追加

又、第１イネーブル信号生成回路１５にて保持された第１イネーブル信号ENZ1は、第２イネーブル信号生成回路１６にて内部クロック信号CLKSZ に応答して第２イネーブル信号ENZ2として保持され第１及び第２クロック信号入力バッファ１１，１２に出力される。 - 特許庁

This circuit is a semiconductor integrated circuit which takes in a data signal Din in synchronism with an internal clock signal clk generated in a clock buffer 1 and the circuit is provided with comparing circuit 5 activating the clock buffer 1 only when variation of the data signal is caused.例文帳に追加

クロックバッファ１において生成された内部クロック信号clkに同期してデータ信号Dinを取り込む半導体集積回路であって、データ信号Dinの変化が生じた場合にのみ、クロックバッファ１を活性化する比較回路５を備えたことを特徴とする半導体集積回路を提供する。 - 特許庁

The semiconductor integrated circuit comprises an external connection terminal 1, the electrostatic discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 41, an interpower supply electrostatic discharge protective circuit 6, and a gate voltage control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路４１と、電源間静電放電保護回路６と、ゲート電圧制御回路７とを備えている。 - 特許庁

The priority control section 40 has a class unit buffer 401 provided in the unit of classes expressed by the priority control information, and applies priority control to the internal cell based on the priority control information added to the cell through the class unit buffer 401.例文帳に追加

優先制御部４０は、上記優先制御情報により表現し得るクラス単位に設けられクラス単位バッファ４０１を有し、上記内部セルに対し、当該セル内に付加された優先制御情報に基づき該当するクラス単位バッファ４０１を通じて優先制御を施す。 - 特許庁

The semiconductor integrated circuit has a terminal 1 for an external connection, the static-discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 51, the static-discharge protective circuit 6 between power supplies and a substrate-potential control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路５１と、電源間静電放電保護回路６と、基板電位制御回路７とを備えている。 - 特許庁

A power-on reset circuit (8E) inputs the power supply voltage detection signal, indicates initial setting operation of the internal circuit at prescribed timing, and makes the external input and output buffer circuit (8F) change to the operable state from high impedance state responding to the end of initial setting operation of the internal circuit.例文帳に追加

パワーオンリセット回路（８Ｅ）は、前記電源電圧検出信号を入力し、所定のタイミングで前記内部回路の初期設定動作を指示し、前記内部回路の初期設定動作の完了に応答して、外部入出力バッファ回路（８Ｆ）を高インピーダンス状態から動作可能な状態にする。 - 特許庁

A gas permeating a water repelling filter 62 disposed in the vent hole 58 is guided into a space 166e for buffer formed inside a second cylindrical insertion member 166 and then, into an internal space of an outer cylinder 16 passing through an internal vent hole 166c.例文帳に追加

そして、通気孔５８に配置される撥水性フィルタ６２を透過した気体は、第２筒状挿入部材１６６の内部に形成される緩衝用空間１６６ｅに導入されたあと、内部通気孔１６６ｃを通過して外筒１６の内部空間に導入される。 - 特許庁

Setting of the realistic maximum and minimum values to an internal delay replica 403 is possible by dividing a desired frequency range into a plurality of sub- frequency ranges and using delay quantity of an output buffer and the internal delay replica 403 by switching them by every individual sub-frequency range.例文帳に追加

所望とする周波数範囲を複数のサブ周波数範囲に分け、出力バッファ及び内部ディレイレプリカ４０３の遅延量を個々のサブ周波数範囲毎に切り替えて使用することにより、内部ディレイレプリカ４０３に対し現実的な最大値及び最小値を設定可能とする。 - 特許庁

The I/O switch sets an internal switch gate to a conduction/non-conduction state conforming to given word constitution information, and sets electrically the connection path of a pre-amplifier/write-driver and a DQ buffer.例文帳に追加

Ｉ／Ｏスイッチは、与えられた語構成情報に従って内部のスイッチゲートを導通／非導通状態に設定して、プリアンプ／ライトドライバとＤＱバッファとの接続経路を電気的に設定する。 - 特許庁

The buffer 1 is loaded with internal pressure of 0 kPa-100 kPa to atmospheric pressure, and when a shock is applied, air inside is compressed and works as air spring to soften the shock.例文帳に追加

緩衝体１は、大気圧に対して０ｋＰａ以上１００ｋＰａ以下の内圧が負荷されており、衝撃が加わったとき、内部の空気が圧縮されて空気バネとして働き、衝撃が緩和される。 - 特許庁

The imaging apparatus 100 includes a camera module 101, a CPU 110 connected to the camera module 101 through an internal bus 109, a buffer memory 111, an LCD 112 and a recording memory 113.例文帳に追加

撮像装置１００は、カメラジュール１０１と、カメラジュール１０１に内部バス１０９を介して接続されたＣＰＵ１１０と、バッファメモリ１１１と、ＬＣＤ１１２と、記録用メモリ１１３とを備える。 - 特許庁

To provide a system for controlling speech reproduction speed which avoids discard of speech data by giving a margin to an internal buffer, and in which spoiling of real time property is reduced even in slow reproduction.例文帳に追加

内部バッファに余裕を持たせることにより音声データの破棄を回避し、ゆっくり再生においてもリアルタイム性が損なわれることを軽減した音声再生速度制御システムを提供することである。 - 特許庁

To prevent leakage of internal vibration or noise to the outside of a buffer device, to prevent impact or vibration generated outside from being transmitted to the inside and to simplify the device.例文帳に追加

緩衝装置において、内部の振動や音などの外部への漏洩を防止すると共に外部で発生した衝撃や振動などの内部への伝達を防止すると共に装置の簡素化を図る。 - 特許庁

An action generation unit 36 determines an action to be executed based on the internal model data and the information stored in the action output buffer 39 and the recognition results that are output by the recognition unit 35.例文帳に追加

行動生成器３６は、内部モデルデータ、行動出力バッファ３９に記憶されている情報、および認識器３５が出力する認識結果に基づいて、実行すべきアクションを決定する。 - 特許庁

The semiconductor integrated circuit device is provided with a boosting circuit 1, a level detection circuit 2, an internal voltage generation circuit 3, an address buffer (ADB) 4, an address decoder (RDC) 5, and a memory cell array (MCA) 6.例文帳に追加

半導体集積回路装置は、昇圧回路１と、レベル検知回路２と、内部電圧発生回路３と、アドレスバッファ（ＡＤＢ）４と、アドレスデコーダ（ＲＤＣ）５と、メモリセルアレイ（ＭＣＡ）６とを備える。 - 特許庁

A reference clock signal clkin11 is inputted to a timing control circuit SMDF11, which generates an internal clock dclk11 by using the signal clkin11 and an external clock clkout11 generated through a buffer circuit BUF11.例文帳に追加

タイミング制御回路（ＳＭＤＦ１１）には基準クロック信号（clkin１１）が入力され、これを用いて内部クロック（dclk１１）を生成し、バッファ回路（ＢＵＦ１１）を通して外部クロック（clkout１１）を生成する。 - 特許庁

To provide a data buffer circuit that does not cause skew at a data output even when a power supply VDDQ for a data output is different from a power supply VDDP used in an internal circuit.例文帳に追加

データ出力のための電源ＶＤＤＱと、内部回路において使われる電源ＶＤＤＰとが異なる場合にもデータ出力時のスキューを生じないデータバッファ回路を提供すること。 - 特許庁

The value of the internal stress of the buffer film 13 is set smaller than the value of the compressive stress of the compressive stress film 11, and the value of the tensile stress of the tensile stress film 12.例文帳に追加

緩衝膜１３は、その内部応力の大きさが圧縮応力膜１１の圧縮応力の大きさ及び引張応力膜１２の引張応力の大きさよりも小さい膜とする。 - 特許庁

The buffer circuit 20 outputs a signal representing a voltage VDD or a voltage GND supplied to the input terminal 10 to the internal circuit 30 in accordance with the mask cancellation signal MASK"H".例文帳に追加

バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。 - 特許庁

A priority control section 210 selects ATM cells with the highest priority level among cells in each internal buffer and selects the ATM cell with the highest priority level among the selected ATM cells as a transmission object ATM cell.例文帳に追加

優先制御部２１０は、各内部バッファから最も優先レベルの高いＡＴＭセルを選択し、さらにその中から最も優先レベルの高いＡＴＭセルを送信対象ＡＴＭセルに選択する。 - 特許庁

The selected compression condition is set to the internal buffer 24, the layer image data 12 under the compression condition set by the compression processing section 24, and compressed layer image data 20 are outputted.例文帳に追加

選択された圧縮条件は内部バッファ２４に設定され、圧縮処理部２４で設定された圧縮条件でレイヤ画像データ１２が圧縮され、圧縮されたレイヤ画像データ２０が出力される。 - 特許庁

An inter-integrated circuit port is configured to be connected to an external inter-integrated circuit bus connected to the internal bus and provided with a first buffer, and operable to transmit data at a second transmission rate.例文帳に追加

集積回路間ポートは、内部バスに接続され、第１のバッファを備え、第２の送信速度でデータを送信するように動作できる外部集積回路間バスに接続するように構成される。 - 特許庁

Also, a data transmission stop (XOFF) and a data transmission resuming request (XON) messages from the call processing part are monitored and transfer of the data accumulated in the internal buffer is stopped/resumed in accordance with a detected message.例文帳に追加

また、呼処理部からのデータ送信停止（ＸＯＦＦ）およびデータ送信再開要求（ＸＯＮ）メッセージを監視して、内部バッファに蓄積されているデータの転送を、検出メッセージに応じて停止・再開する。 - 特許庁

In this semiconductor memory, a clock input buffer which outputs an internal clock signal INCLK is provided, and a NOT circuit 15 into which a external signal/CS is input is provided; and the output of the NOT circuit 15 and a refresh demand signal RFR are input, and an OR circuit 16 which outputs their logical sum as an internal clock enable signal INCE to the clock input buffer 10 is provided.例文帳に追加

半導体記憶装置において、内部クロック信号ＩＮＣＬＫを出力するクロック入力バッファを設け、外部信号／ＣＳが入力されるＮＯＴ回路１５を設け、このＮＯＴ回路１５の出力及びリフレッシュ要求信号ＲＦＲが入力され、その論理和を内部クロックイネーブル信号ＩＮＣＥとして、クロック入力バッファ１０に対して出力するＯＲ回路１６を設ける。 - 特許庁