「layout method」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

METHOD AND APPARATUS FOR VERIFYING LAYOUT例文帳に追加

レイアウト検証方法及びレイアウト検証装置 - 特許庁

IMAGE LAYOUT APPARATUS AND METHOD, AND PROGRAM例文帳に追加

画像レイアウト装置および方法並びにプログラム - 特許庁

SYSTEM AND METHOD FOR MANAGING LAYOUT OF PRODUCT例文帳に追加

製品レイアウト管理方式および管理方法 - 特許庁

METHOD AND DEVICE FOR VERIFYING MASK LAYOUT PATTERN DATA例文帳に追加

マスクレイアウトパターンデータ検証方法および装置 - 特許庁

LAYOUT VERIFICATION PROGRAM AND METHOD例文帳に追加

レイアウト検証プログラム、およびレイアウト検証方法 - 特許庁

METHOD, DEVICE AND PROGRAM FOR ADJUSTING LAYOUT例文帳に追加

レイアウト調整方法及び装置並びにプログラム - 特許庁

IMAGING APPARATUS, LAYOUT EDITING METHOD AND PROGRAM例文帳に追加

撮像装置、レイアウト編集方法およびプログラム - 特許庁

DISPLAY DEVICE AND LAYOUT METHOD OF PIXEL CIRCUIT例文帳に追加

表示装置および画素回路のレイアウト方法 - 特許庁

LAYOUT MODIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト修正方法 - 特許庁

INTEGRATED CIRCUIT DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加

集積回路装置とそのレイアウト設計方法 - 特許庁

LAYOUT VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト検証方法 - 特許庁

HIERARCHY LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の階層レイアウト方法 - 特許庁

LAYOUT DESIGNING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計方法 - 特許庁

SEMICONDUCTOR DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加

半導体装置及びそのレイアウト設計方法 - 特許庁

SEMICONDUCTOR DEVICE AND LAYOUT DESIGNING METHOD THEREOF例文帳に追加

半導体装置およびそのレイアウト設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

半導体集積回路及びそのレイアウト方法 - 特許庁

CLOCK PHASE DELAY CIRCUIT AND ITS LAYOUT METHOD例文帳に追加

クロック位相遅延回路及びそのレイアウト方法 - 特許庁

SEMICONDUCTOR MEMORY CIRCUIT AND METHOD OF ITS LAYOUT例文帳に追加

半導体記憶回路およびそのレイアウト方法 - 特許庁

SEMICONDUCTOR DEVICE AND CIRCUIT ELEMENT LAYOUT METHOD例文帳に追加

半導体装置および回路素子レイアウト方法 - 特許庁

DOCUMENT IMAGE LAYOUT DISTINGUISHING METHOD AND DEVICE THEREOF例文帳に追加

文書画像レイアウト識別方法および装置 - 特許庁

LAYOUT PATTERN DATA CORRECTING DEVICE AND METHOD例文帳に追加

レイアウトパターンデータの補正装置、及び補正方法 - 特許庁

LAYOUT VERIFICATION METHOD, DESIGN DEVICE AND PROGRAM例文帳に追加

レイアウト検証方法、設計装置及びプログラム - 特許庁

IMAGE LAYOUT METHOD AND DEVICE, AND PROGRAM例文帳に追加

画像レイアウト方法および装置、並びにプログラム - 特許庁

METHOD FOR DESIGNING LAYOUT PATTERN OF SEMICONDUCTOR INTEGRATED CIRCUIT, DEVICE FOR DESIGNING LAYOUT PATTERN, AND PROGRAM FOR DESIGNING LAYOUT PATTERN例文帳に追加

半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム - 特許庁

VERIFICATION METHOD AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の検証方法及びレイアウト方法 - 特許庁

PART LAYOUT COMPUTING DEVICE, PART LAYOUT COMPUTING METHOD, PART LAYOUT COMPUTING PROGRAM, RECORDING MEDIUM WITH THE PROGRAM RECORDED, AND PART LAYOUT SUPPORT SYSTEM例文帳に追加

部品配置演算装置、部品配置演算方法、部品配置演算用プログラム、該プログラムを記録した記録媒体および部品配置支援システム - 特許庁

PATTERN LAYOUT, MANUFACTURING METHOD OF DUMMY PATTERN LAYOUT, PHOTOMASK, EXPOSURE TRANSFER METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

パターンレイアウト、ダミーパターンレイアウトの作製方法、フォトマスク、露光転写方法及び半導体装置の製造方法 - 特許庁

METHOD OF LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT USING THE METHOD OF LAYOUT例文帳に追加

半導体集積回路のレイアウト方法およびその方法を用いた半導体集積回路の製造方法 - 特許庁

LAYOUT EXAMINATION METHOD OF CONTINUITY TEST UNIT AND DUMMY UNIT AND LAYOUT EXAMINATION BOARD例文帳に追加

導通検査ユニットのレイアウト検討方法並びに擬似ユニット及びレイアウト検討台 - 特許庁

METHOD FOR PRODUCING MINUTE STRUCTURE, DONOR SUBSTRATE, LAYOUT DESIGNING DEVICE, AND LAYOUT PROGRAM例文帳に追加

微小構造体の製造方法、ドナー基板、レイアウト設計装置およびレイアウトプログラム - 特許庁

LAYOUT METHOD OF INTEGRATED CIRCUIT DEVICE, LAYOUT DEVICE, PROGRAM AND INFORMATION STORAGE MEDIUM例文帳に追加

集積回路装置のレイアウト方法、レイアウト装置、プログラム及び情報記憶媒体 - 特許庁

ARCHITECTURAL SPACE LAYOUT PLANNING SUPPORT APPARATUS AND ARCHITECTURAL SPACE LAYOUT PLANNING SUPPORT METHOD例文帳に追加

建築空間配置計画支援装置および建築空間配置計画支援方法 - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法および半導体集積回路のレイアウトシステム - 特許庁

LAYOUT DETERMINATION DEVICE, LAYOUT DETERMINATION METHOD, AND PROGRAM TO BE EXECUTED BY COMPUTER例文帳に追加

レイアウト決定装置、レイアウト決定方法、およびコンピュータが実行するためのプログラム - 特許庁

WIRING LAYOUT DEVICE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND WIRING LAYOUT METHOD USED THEREFOR例文帳に追加

半導体集積回路の配置配線装置及びそれに用いる配置配線方法 - 特許庁

METHOD FOR DESIGNING LAYOUT OF INTEGRATED CIRCUIT, AND PROGRAM FOR DESIGNING LAYOUT OF INTEGRATED CIRCUIT例文帳に追加

集積回路のレイアウト設計方法および集積回路のレイアウト設計プログラム - 特許庁

DISPLAY APPARATUS, AND LAYOUT METHOD OF DISPLAY APPARATUS例文帳に追加

表示装置および表示装置のレイアウト方法 - 特許庁

BUILDING LAYOUT DESIGN SUPPORT SYSTEM, METHOD AND PROGRAM例文帳に追加

レイアウト設計支援システムと方法、およびプログラム - 特許庁

METHOD FOR LAYOUT OF LSI, PROGRAM, AND RECORDING MEDIUM例文帳に追加

ＬＳＩレイアウト方法、プログラムおよび記録媒体 - 特許庁

LAYOUT SYSTEM, PROGRAM, AND METHOD例文帳に追加

レイアウトシステムおよびレイアウトプログラム、並びにレイアウト方法 - 特許庁

ELECTRONIC EQUIPMENT AND DEVICE AND DISPLAY SCREEN LAYOUT METHOD例文帳に追加

電子機器装置及び表示画面レイアウト方法 - 特許庁

METHOD FOR LAYOUT IN PRODUCTION FACILITY, AND PRODUCTION FACILITY例文帳に追加

生産設備のレイアウト方法及び生産設備 - 特許庁

SEMICONDUCTOR DEVICE, LAYOUT METHOD THEREFOR例文帳に追加

半導体装置および半導体装置レイアウト方法 - 特許庁

CHIP LAYOUT DESIGN METHOD AND COMMON LIBRARY CELL例文帳に追加

チップレイアウト設計方法および共通ライブラリセル - 特許庁

PAGE LAYOUT METHOD FOR PRINTED MATTER HAVING PICTURE例文帳に追加

画像を有する印刷物のページ面付け方法 - 特許庁