1153万例文収録!

「layout method」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > layout methodに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

layout methodの部分一致の例文一覧と使い方

該当件数 : 2213



例文

METHOD OF DESIGNING LAYOUT OF MULTIPLE POWER SOURCE INTEGRATED CIRCUIT例文帳に追加

多電源集積回路のレイアウト設計方法 - 特許庁

DRIVER CIRCUIT, I/O CELL AND LAYOUT DESIGNING METHOD例文帳に追加

ドライバ回路、IOセル及びレイアウト設計方法 - 特許庁

LAYOUT SYSTEM, PROGRAM, AND METHOD例文帳に追加

レイアウトシステム及びレイアウトプログラム並びにレイアウト方法 - 特許庁

IMPLEMENT AND METHOD FOR DESIGNING BUILDING INTERIOR LAYOUT例文帳に追加

建物内レイアウト設計用具及び設計方法 - 特許庁

例文

INTEGRATED CIRCUIT AND METHOD FOR LAYOUT THEREOF例文帳に追加

集積回路及び集積回路のレイアウト方法 - 特許庁


例文

CLOCK TREE LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のクロックツリーレイアウト方法 - 特許庁

SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MASK LAYOUT METHOD例文帳に追加

半導体装置および半導体マスクレイアウト方法 - 特許庁

LOGIC CELL, MASK LAYOUT METHOD AND SEMICONDUCTOR DEVICE例文帳に追加

論理セル、マスクレイアウト方法および半導体装置 - 特許庁

LAYOUT VERIFICATION DEVICE AND METHOD FOR MACRO例文帳に追加

マクロ用レイアウト検証装置及び検証方法 - 特許庁

例文

SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS AND LAYOUT METHOD例文帳に追加

半導体集積回路装置およびレイアウト方法 - 特許庁

例文

SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

半導体集積回路およびそのレイアウト方法 - 特許庁

PRINTER AND METHOD FOR SETTING PRINT LAYOUT OF PRINTER例文帳に追加

プリンタおよびプリンタの印刷レイアウト設定方法 - 特許庁

SHOT LAYOUT EDITING METHOD, EXPOSURE DEVICE, AND METHOD FOR MANUFACTURING DEVICE例文帳に追加

ショットレイアウト編集方法、露光装置およびデバイス製造方法 - 特許庁

METHOD FOR FORMING PATTERN LAYOUT AND METHOD FOR GENERATING MASK DRAWING DATA例文帳に追加

パターンレイアウト作成方法及びマスク描画データ作成方法 - 特許庁

SEMICONDUCTOR CIRCUIT, DELAY ADJUSTMENT METHOD THEREFOR AND LAYOUT METHOD THEREFOR例文帳に追加

半導体回路、その遅延調整方法及びそのレイアウト方法 - 特許庁

To provide a layout information providing device, a layout information providing method and a layout information providing program for enabling a person belonging to a group to divert layout.例文帳に追加

グループに属する人がレイアウトを流用可能とするレイアウト情報提供装置、レイアウト情報提供方法、レイアウト情報提供プログラムを提供する。 - 特許庁

To provide a layout verification method and a layout verification device capable of reducing the layout data generation time.例文帳に追加

レイアウトデータの作成期間を短縮することができるレイアウト検証方法及びレイアウト検証装置を提供すること。 - 特許庁

AUTOMATIC LAYOUT WIRING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DEVICE, AUTOMATIC LAYOUT WIRING PROGRAM, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 - 特許庁

SYSTEM LAYOUT DESIGNING PROGRAM FOR REALIZING AUTOMATIC CONFIGURATION OF SYSTEM, SYSTEM LAYOUT DESIGNING DEVICE AND SYSTEM LAYOUT DESIGNING METHOD例文帳に追加

システムの自動構成を実現するシステムレイアウト設計プログラム、システムレイアウト設計装置、およびシステムレイアウト設計方法 - 特許庁

LENS SHAPE LAYOUT SETTING METHOD AND DEVICE例文帳に追加

玉型形状レイアウト設定方法及びその装置 - 特許庁

PAGE IMAGE DISPLAY CONTROL METHOD AT LAYOUT EDITING TIME例文帳に追加

レイアウト編集時の頁イメージ表示管理方法 - 特許庁

METHOD FOR VERIFYING LAYOUT PATTERN AND BACK ANNOTATION SYSTEM例文帳に追加

レイアウトパターン検証方法およびバックアノテーションシステム - 特許庁

INFORMATION PROCESSOR, SCREEN LAYOUT METHOD, AND PROGRAM例文帳に追加

情報処理装置、画面レイアウト方法、及びプログラム - 特許庁

To provide a method for routing an integrated circuit design layout.例文帳に追加

集積回路設計レイアウト用のルーティング方法。 - 特許庁

CHART AND METHOD FOR DETERMINING ROOM LAYOUT例文帳に追加

間取り決定用図表および間取り決定方法 - 特許庁

METHOD FOR DOING MULTIANTENNA CIRCUIT LAYOUT FOR ELECTROMAGNETIC INDUCTION SYSTEM例文帳に追加

電磁誘導システムのマルチアンテナ回路レイアウト方法 - 特許庁

CHAIN TYPE FUSE ASSEMBLY AND ITS LAYOUT METHOD例文帳に追加

連鎖型ヒューズ組立体およびそのレイアウト方法 - 特許庁

INTEGRATED CIRCUIT LAYOUT DEVICE, ITS METHOD, AND PROGRAM例文帳に追加

集積回路レイアウト装置、その方法及びプログラム - 特許庁

INFORMATION PROCESSING APPARATUS, SCREEN LAYOUT METHOD AND PROGRAM例文帳に追加

情報処理装置、画面レイアウト方法及びプログラム - 特許庁

METHOD OF AUTOMATICALLY FORMING INTEGRATED CIRCUIT LAYOUT例文帳に追加

集積回路レイアウトを自動的に形成する方法 - 特許庁

ARRANGING AND WIRING APPARATUS AND LAYOUT METHOD FOR LSI例文帳に追加

配置配線装置およびLSIのレイアウト方法 - 特許庁

LAYOUT METHOD AND DEVICE OF SEMICONDUCTOR LASER DEVICE例文帳に追加

半導体レーザ素子の配置方法及びその装置 - 特許庁

DATA INPUT DEVICE AND SCREEN LAYOUT METHOD FOR THE SAME例文帳に追加

データ入力機器およびその画面レイアウト方法 - 特許庁

LAYOUT DESIGN METHOD, INTEGRATED CIRCUIT, AND ELECTRONIC APPARATUS例文帳に追加

レイアウト設計方法、集積回路、及び電子機器 - 特許庁

LAYOUT DESIGN METHOD, DEVICE, PROGRAM AND RECORD MEDIUM例文帳に追加

レイアウト設計方法、装置、プログラム及び記録媒体 - 特許庁

SEAT LAYOUT CREATION DEVICE, SYSTEM, METHOD AND PROGRAM例文帳に追加

座席レイアウト作成装置、システム、方法、及びプログラム - 特許庁

METHOD OF ARRANGING BUILDING EQUIPMENT MEMBER AND LAYOUT SHEET例文帳に追加

建築設備部材の配設方法およびレイアウトシート - 特許庁

LAYOUT OF HIGH BREAKDOWN VOLTAGE WIRING AND FORMATION METHOD THEREFOR例文帳に追加

高耐圧配線レイアウト及びその形成方法 - 特許庁

LSI LAYOUT DEVICE, METHOD THEREFOR AND PROGRAM例文帳に追加

LSIレイアウト装置及びその方法並びにプログラム - 特許庁

DEVICE AND METHOD FOR LAYOUT IN WAREHOUSE例文帳に追加

倉庫内レイアウト装置および倉庫内レイアウト方法 - 特許庁

PROGRAMMABLE REFERENCE VOLTAGE GENERATING CIRCUIT, AND ITS LAYOUT METHOD例文帳に追加

基準電圧発生回路及びその配置方法 - 特許庁

SLIP LAYOUT DATA PREPARING METHOD AND PRINTING SYSTEM例文帳に追加

帳票レイアウトデータ作成方法及び印刷システム - 特許庁

DISPLAY DEVICE, PIXEL LAYOUT METHOD, AND ELECTRONIC APPARATUS例文帳に追加

表示装置、画素のレイアウト方法および電子機器 - 特許庁

SCAN PATH LAYOUT METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

スキャンパスレイアウト方法及び半導体集積回路 - 特許庁

MASK LAYOUT VERIFICATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のマスクレイアウト検証方法 - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR MEMORY AND SEMICONDUCTOR MEMORY例文帳に追加

半導体メモリのレイアウト方法及び半導体メモリ - 特許庁

BROWSER PROGRAM FOR TABLE LAYOUT, METHOD AND DEVICE例文帳に追加

テーブルレイアウトを行うブラウザプログラム、方法および装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT DESIGN METHOD例文帳に追加

半導体集積回路およびレイアウト設計方法 - 特許庁

LAYOUT DEVICE AND METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト装置及び方法 - 特許庁

例文

SEMICONDUCTOR DEVICE AND LAYOUT METHOD FOR CELL BASE IC例文帳に追加

半導体装置及びセルベースICのレイアウト方法 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS