| 例文 |
layout methodの部分一致の例文一覧と使い方
該当件数 : 2213件
METHOD AND DEVICE FOR VERIFYING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のレイアウト検証方法及び装置 - 特許庁
LAYOUT/WIRING PROGRAM AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE例文帳に追加
配置配線プログラムおよび半導体装置の製造方法 - 特許庁
CONTENT LAYOUT RECOGNITION PROGRAM, RECOGNITION SYSTEM, RECOGNITION METHOD, CONTENT LAYOUT CONVERSION PROGRAM, CONVERSION SYSTEM, AND CONVERSION METHOD例文帳に追加
コンテンツレイアウト認識プログラム、認識システム及び認識方法、並びにコンテンツレイアウト変換プログラム、変換システム及び変換方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR DESIGNING LAYOUT OF POWER SOURCE例文帳に追加
半導体集積回路及び電源レイアウト設計方法 - 特許庁
LAYOUT DESIGN METHOD AND DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のレイアウト設計方法及び装置 - 特許庁
SEMICONDUCTOR DEVICE AND AUTOMATIC LAYOUT METHOD FOR THE SAME例文帳に追加
半導体装置および半導体装置の自動レイアウト方法 - 特許庁
SEMICONDUCTOR DEVICE, PATTERN LAYOUT CREATION METHOD AND EXPOSURE MASK例文帳に追加
半導体装置、パターンレイアウト作成方法および露光マスク - 特許庁
SEMICONDUCTOR DEVICE AND DEVICE, METHOD AND PROGRAM OF LAYOUT例文帳に追加
半導体装置及びレイアウト装置及び方法並びにプログラム - 特許庁
LAYOUT PROCESSING METHOD, INFORMATION PROCESSING APPARATUS, AND COMPUTER PROGRAM例文帳に追加
レイアウト処理方法、情報処理装置及びコンピュータプログラム - 特許庁
DETERMINATION METHOD AND DETERMINATION PROGRAM FOR LAYOUT AND WIRING OF LSI例文帳に追加
LSIの配置配線の決定方法および決定プログラム - 特許庁
PATTERN LAYOUT METHOD FOR DISPLAY DEVICE AND ITS RECORDING MEDIUM例文帳に追加
表示装置用パターンレイアウト方法及びその記録媒体 - 特許庁
PATTERN LAYOUT METHOD FOR DISPLAY DEVICE AND RECORDING MEDIUM FOR THE SAME例文帳に追加
表示装置用パターンレイアウト方法及びその記録媒体 - 特許庁
To provide a semiconductor device as well as its layout method where the performance (amplification factor) of a parasitic element is halved than before by optimizing the layout method for a guard ring.例文帳に追加
ラッチアップ防止用ガードリンングのレイアウトを最適化した半導体装置とそのレイアウト方法を提供する。 - 特許庁
METHOD OF MANUFACTURING MULTIPIECE BLANK LAYOUT GLASS SHEET OR ELECTRONIC PARTS PACKAGE例文帳に追加
電子部品パッケージ用多数個取りガラス板の製造方法 - 特許庁
LAYOUT PROCESSOR AND PROCESSING METHOD, AND IMAGE FORMING APPARATUS例文帳に追加
レイアウト処理装置及びその方法、並びに画像形成装置 - 特許庁
METHOD, DEVICE AND PROGRAM FOR VERIFYING LAYOUT OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置のレイアウト検証方法と装置及びプログラム - 特許庁
METHOD OF LAYING OUT SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT PROGRAM例文帳に追加
半導体集積回路のレイアウト方法およびレイアウトプログラム - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND MULTIPLE POWER SOURCE LAYOUT DESIGN METHOD例文帳に追加
半導体集積回路及び多電源レイアウト設計方法 - 特許庁
To provide a method for selectively correcting a layout pattern.例文帳に追加
レイアウトパターンを選択的に修正する方法を提供する。 - 特許庁
INTEGRATED CIRCUIT AND POWER SOURCE WIRING LAYOUT DESIGNING METHOD THEREFOR例文帳に追加
集積回路及びその電源配線レイアウト設計方法 - 特許庁
APPARATUS, METHOD AND PROGRAM FOR LAYOUT DESIGN OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置のレイアウト設計装置、方法及びプログラム - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND LAYOUT DESIGN METHOD例文帳に追加
半導体集積回路装置、およびそのレイアウト設計方法 - 特許庁
AREA I/O, SEMICONDUCTOR INTEGRATED CIRCUIT, AND ITS LAYOUT METHOD例文帳に追加
エリアI/O、半導体集積回路及びそのレイアウト方法 - 特許庁
BASIC CELL FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT METHOD例文帳に追加
半導体集積回路の基本セル及びそのレイアウト方法 - 特許庁
SEMICONDUCTOR DEVICE AND LAYOUT DESIGNING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加
半導体装置及び半導体装置のレイアウト設計方法 - 特許庁
ELEMENT LAYOUT WIRING APPARATUS, MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, ELEMENT LAYOUT WIRING METHOD, CONTROL PROGRAM, AND RECORDING MEDIUM例文帳に追加
素子配置配線装置、半導体集積回路の製造方法、素子配置配線方法、制御プログラム、および記録媒体 - 特許庁
STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT, AND LAYOUT METHOD THEREFOR例文帳に追加
スタンダードセル、半導体集積回路およびそのレイアウト方法 - 特許庁
METHOD AND PROGRAM FOR DESIGNING MASK LAYOUT FOR INTEGRATED CIRCUIT AND OPTIMIZATION METHOD OF MASK LAYOUT OF INTEGRATED CIRCUIT例文帳に追加
集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS INTERNAL CIRCUITRY LAYOUT METHOD例文帳に追加
半導体集積回路およびその内部回路レイアウト方法 - 特許庁
SEMICONDUCTOR DEVICE, LAYOUT METHOD FOR SEMICONDUCTOR DEVICE, AND PROGRAM例文帳に追加
半導体装置、半導体装置のレイアウト方法、及びプログラム - 特許庁
LAYOUT DESIGN METHOD AND SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のレイアウト設計方法及びシステム - 特許庁
LAYOUT DESIGN SYSTEM AND METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のレイアウト設計システム及び方法 - 特許庁
LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT AND DESIGN SYSTEM例文帳に追加
半導体集積回路のレイアウト方法および設計システム - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS LAYOUT WIRING METHOD例文帳に追加
半導体集積回路装置及びその配置配線方法 - 特許庁
SEMICONDUCTOR DEVICE AND LAYOUT DESIGN METHOD OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置および半導体装置のレイアウト設計方法 - 特許庁
TURBINE ROTOR BLADE AND LAYOUT METHOD OF INLET OF COOLING CIRCUIT例文帳に追加
タービンロータブレードおよび冷却回路の入口の配置方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT DESIGN METHOD例文帳に追加
半導体集積回路装置及びそのレイアウト設計方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR ITS WIRING LAYOUT例文帳に追加
半導体集積回路装置及びその配線レイアウト方法 - 特許庁
METHOD AND DEVICE FOR DESIGNING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のレイアウト設計方法および装置 - 特許庁
AUTOMATIC LAYOUT SYSTEM AND METHOD FOR IMAGE IN DIGITAL ALBUM例文帳に追加
ディジタル・アルバムにおける画像の自動レイアウト・システム及び方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加
半導体集積回路装置およびそのレイアウト設計方法 - 特許庁
INTEGRATED CIRCUIT DEVICE, AND LAYOUT METHOD FOR INTEGRATED CIRCUIT DEVICE例文帳に追加
集積回路装置及び集積回路装置のレイアウト方法 - 特許庁
LAYOUT OF CONTACT SWITCH, AND CONTROL METHOD OF CONTACT SWITCH例文帳に追加
接触スイッチのレイアウト及び接触スイッチの制御方法 - 特許庁
STIFFENING MEMBER LAYOUT DESIGN METHOD FOR SINGLE-LAYER LATTICE SHELL STRUCTURE例文帳に追加
単層ラチスシェル構造物の補剛部材配置設計方法 - 特許庁
PRINTER, LAYOUT ADJUSTMENT METHOD, PROGRAM AND RECORD MEDIUM例文帳に追加
印刷装置、レイアウト調整方法、プログラム、および、記録媒体 - 特許庁
METHOD OF MANUFACTURING CHIP COMPONENT, LAYOUT METHOD OF ELEMENTS, AND METHOD OF MANUFACTURING IMAGE DISPLAY DEVICE例文帳に追加
チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 - 特許庁
METHOD AND DEVICE FOR CONTROLLING LAYOUT OF WEB BROWSER, AND METHOD AND DEVICE FOR DATA CONFERENCE例文帳に追加
Webブラウザのレイアウト制御方法及び装置、データ会議方法及び装置 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|