「layout method」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

DIGITAL STILL CAMERA WITH LAYOUT AUXILIARY FUNCTION AND ITS OPERATION CONTROL METHOD例文帳に追加

構図補助機能付きディジタル・スチル・カメラおよびその動作制御方法 - 特許庁

CIRCUIT PATTERN LAYOUT METHOD AND REGISTER CIRCUIT USING THE SAME例文帳に追加

回路パターンの配置方法及び本配置方法を適用したレジスタ回路 - 特許庁

ELECTRONIC CAD DEVICE, LAYOUT DATA PREPARING METHOD THEREFOR, AND COMPUTER PROGRAM例文帳に追加

電子系ＣＡＤ装置及びそのレイアウトデータ作製方法、コンピュータプログラム - 特許庁

LAYOUT DESIGN SUPPORTING DEVICE FOR INTEGRATED CIRCUIT, METHOD, PROGRAM, AND DATA STRUCTURE例文帳に追加

集積回路のレイアウト設計支援装置、方法、プログラム、及びデータ構造 - 特許庁

CAD SYSTEM, AND METHOD AND PROGRAM FOR LAYOUT DESIGN SUPPORT例文帳に追加

ＣＡＤシステム、レイアウト設計支援方法およびレイアウト設計支援プログラム - 特許庁

DISPLAY, LAYOUT METHOD OF WIRING IN DISPLAY AND ELECTRONIC DEVICE例文帳に追加

表示装置、表示装置における配線のレイアウト方法および電子機器 - 特許庁

STANDARD CELL, STANDARD CELL LIBRARY, SEMICONDUCTOR DEVICE, AND LAYOUT METHOD OF THEM例文帳に追加

標準セル、標準セルライブラリ、半導体装置、及びその配置方法 - 特許庁

DEVELOPMENT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT EDITOR, AND STORAGE MEDIUM例文帳に追加

半導体集積回路の開発方法、レイアウトエディタ、及び記録媒体 - 特許庁

METHOD AND DEVICE FOR DISPLAYING LAYOUT DRAWING OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト図面表示装置および表示方法 - 特許庁

LAYOUT EDITING DEVICE, METHOD, AND PROGRAM, AND SERVER例文帳に追加

レイアウト編集装置、サーバ、レイアウト編集方法およびレイアウト編集プログラム - 特許庁

DEVICE FOR TESTING RULE FILE FOR LAYOUT VERIFICATION AND TEST METHOD AND TEST PROGRAM例文帳に追加

レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム - 特許庁

MULTI-LAYERED POWER SUPPLY LINE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

半導体集積回路の多層化電源ラインおよびそのレイアウト方法 - 特許庁

CIRCUIT HAVING STANDBY POWER SUPPLY UNIT, AND LAYOUT METHOD FOR THE SAME例文帳に追加

予備用電力供給ユニットを有する回路及びその配置方法 - 特許庁

OFFICE SPEC DECIDING DEVICE, OFFICE LAYOUT GENERATION DEVICE, OFFICE SPEC DECISION PROCESSING METHOD, OFFICE LAYOUT GENERATION PROCESSING METHOD AND ITS PROGRAM RECORDING MEDIUM例文帳に追加

オフィススペック決定装置，オフィスレイアウト生成装置，オフィススペック決定処理方法，オフィスレイアウト生成処理方法およびそれらのプログラム記録媒体 - 特許庁

WIRING STRUCTURE OF THREE-DIMENSIONAL INTEGRATED ELECTRICAL CIRCUIT AND LAYOUT METHOD THEREFOR例文帳に追加

三次元集積電気回路の配線構造及びそのレイアウト方法 - 特許庁

LOW-NOISE AND HIGH-PERFORMANCE LSI ELEMENT, LAYOUT, AND ITS MANUFACTURING METHOD例文帳に追加

低ノイズ及び高性能のＬＳＩ素子、レイアウト及びその製造方法 - 特許庁

To provide a method for analyzing a layout of a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置のレイアウト分析方法を提供する。 - 特許庁

To provide a method of arranging printing assist features in a mask layout.例文帳に追加

マスク・レイアウト内に印刷補助フィーチャを配置する方法を提供する。 - 特許庁

This method can design a layout with a maximized yield.例文帳に追加

これにより、歩留まりが極大化されたレイアウトをデザインすることができる。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、および半導体集積回路のレイアウト方法 - 特許庁

MULTILAYER PRINTED WIRING BOARD AND PATTERN LAYOUT METHOD FOR THE SAME例文帳に追加

多層プリント配線板および多層プリント配線板のパターンレイアウト方法 - 特許庁

SEMICONDUCTOR DEVICE COMPRISING SEMICONDUCTOR STANDARD CELL AND ITS LAYOUT METHOD例文帳に追加

半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 - 特許庁

METHOD AND COMPUTER READABLE MEDIUM FOR OPTIMIZED PARAGRAPH LAYOUT例文帳に追加

最適化されるパラグラフレイアウトのための方法およびコンピュータ可読媒体 - 特許庁

CIRCUIT DESIGN SUPPORTING DEVICE AND LAYOUT ALTERING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の回路設計支援装置およびレイアウト変更方法 - 特許庁

To provide a semiconductor device and a layout method for the semiconductor device.例文帳に追加

半導体装置及び該半導体装置のレイアウト方法を提供する。 - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED DEVICE AND THE SEMICONDUCTOR INTEGRATED DEVICE例文帳に追加

半導体集積装置のレイアウト方法及び半導体集積装置 - 特許庁

STANDARD CELL, AND SEMICONDUCTOR INTEGRATED DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加

スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 - 特許庁

LAYOUT DESIGN SYSTEM AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

レイアウト設計システムおよび半導体集積回路装置の設計方法 - 特許庁

LAYOUT METHOD AND APPARATUS FOR LSI ARRANGING CELL WITH TIMING PRIORITY例文帳に追加

タイミング優先でセル配置するＬＳＩのレイアウト方法及びその装置 - 特許庁

LAYOUT DESIGNING METHOD AND APPARATUS FOR SEMICONDUCTOR DEVICE AND RECORDING MEDIUM例文帳に追加

半導体装置のレイアウト設計方法及び装置並びに記録媒体 - 特許庁

CONNECTION TRACKING METHOD IN LAYOUT VERIFICATION OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト検証における接続追跡方法 - 特許庁

LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND CELL FRAME SHARING PROGRAM例文帳に追加

半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 - 特許庁

DEVICE AND METHOD FOR DESIGNING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計装置及びレイアウト設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ITS LAYOUT METHOD AND ELECTRONIC EQUIPMENT例文帳に追加

半導体集積回路装置およびそのレイアウト方法ならびに電子機器 - 特許庁

WIRING LAYOUT METHOD AND DEVICE OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の配線レイアウト方法及び配線レイアウト装置 - 特許庁

METHOD OF TIMING REGULATION IN LAYOUT PROCESSING OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト処理におけるタイミング調整方法 - 特許庁

To provide a layout creation support system, a layout creation support method and a layout creation support program for acquiring an efficient section plan from congested flow lines.例文帳に追加

動線の混雑状況から効率のよい区画案を把握するためのレイアウト作成支援システム、レイアウト作成支援方法及びレイアウト作成支援プログラムを提供する。 - 特許庁

To provide a chart for room-layout determination for obtaining a target room layout by making both a client and a salesman speedily and sufficiently understand and a room-layout determining method using it.例文帳に追加

施工主、セールスマンの双方が素早く充分に理解して目的の間取りを得られる間取り決定用図表と、これを利用した間取り決定方法を提供する。 - 特許庁

To create reticle layout data having various scribe widths in accordance with semiconductor chips, and to provide a method for creating reticle layout data and a device for creating reticle layout data.例文帳に追加

半導体チップに応じて異なるスクライブ幅を備えるレチクルレイアウトデータを作成するレチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置を提供する。 - 特許庁

To provide an integrated circuit layout structure and an integrated circuit layout designing method suitable for obtaining the more efficient layout of an integrated circuit attendant on current development of a manufacturing technique.例文帳に追加

昨今の製造技術の進展に伴い、より効率的なレイアウトを得るのに適した集積回路のレイアウト構造およびレイアウト設計方法を提供する。 - 特許庁

To provide the layout method of a semiconductor integrated circuit for easily correcting layout according to the change in circuits even after the design of the layout is completed.例文帳に追加

レイアウト設計終了後であっても、回路変更に応じてレイアウト修正を容易に行うことができる半導体集積回路のレイアウト方法を提供する。 - 特許庁

Provided is a layout adjusting method for deciding the layout of a page based on layout information showing the layout of a plurality of partial regions where images based on assigned data are visually drawn inside in the page.例文帳に追加

割り当てられたデータに基づくイメージを内部に可視描画する複数の部分領域のページ内の配置を示すレイアウト情報に基づいてページのレイアウトを決定するレイアウト調整方法が提供される。 - 特許庁

To provide a layout design method and a layout design device that can finely adjust a delay time of wiring where timing violation occurs without performing a layout stage again to shorten the TAT of a layout process.例文帳に追加

レイアウト工程を再度行わずに、タイミング違反が発生した配線の遅延時間を微調整することができ、レイアウトプロセスのＴＡＴを短くすることができるレイアウト設計方法及びレイアウト設計装置を提供する。 - 特許庁

To provide a layout creation device and layout creation method of a semiconductor integrated circuit for changing the process of layout verification processing for verifying a plurality of layered layout data as necessary, and for reducing the labor of layout verification processing, and for improving the quality of layout data based on a manufacturing process for manufacturing a semiconductor device with a multi-layered structure.例文帳に追加

多層構造の半導体装置を製造する製造プロセスに基づいて、複数層のレイアウトデータを検証するレイアウト検証処理のプロセスを適宜変更し、レイアウト検証処理の負担を軽減し、レイアウトデータの品質を向上させる半導体集積回路のレイアウト作成装置及びレイアウト作成方法を提供する。 - 特許庁

NOISE ANALYSIS METHOD, NOISE REDUCTION METHOD, NOISE RESISTANCE IMPROVEMENT METHOD AND LAYOUT DESIGN METHOD IN DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の設計方法におけるノイズ解析方法、ノイズ低減方法、ノイズ耐性向上方法およびレイアウト設計方法 - 特許庁