| 意味 | 例文 |
memory testの部分一致の例文一覧と使い方
該当件数 : 1824件
TEST CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE例文帳に追加
半導体装置の試験回路 - 特許庁
TEST CIRCUIT FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体メモリ用のテスト回路 - 特許庁
MEMORY TEST CIRCUIT AND MEMORY TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
半導体集積回路のメモリテスト回路及びメモリテスト方法 - 特許庁
TEST DEVICE AND TEST METHOD FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体メモリの試験装置及び試験方法 - 特許庁
TEST METHOD FOR SEMICONDUCTOR MEMORY, AND TEST DEVICE例文帳に追加
半導体メモリの検査方法及び検査装置 - 特許庁
SEMICONDUCTOR MEMORY TEST DEVICE, AND ITS TEST METHOD例文帳に追加
半導体メモリ試験装置、及びその試験方法 - 特許庁
SEMICONDUCTOR MEMORY DEVICE, TEST SYSTEM AND TEST METHOD例文帳に追加
半導体記憶装置、テストシステム及びテスト方法 - 特許庁
EXTERNAL SEMICONDUCTOR MEMORY TEST DEVICE例文帳に追加
外付け半導体メモリ試験装置 - 特許庁
SEMICONDUCTOR MEMORY DEVICE TEST CIRCUIT例文帳に追加
半導体記憶装置のテスト回路 - 特許庁
TEST METHOD FOR SEMICONDUCTOR MEMORY AND SEMICONDUCTOR MEMORY例文帳に追加
半導体メモリのテスト方法及び半導体メモリ - 特許庁
MEMORY CARD AND MEMORY CARD TEST METHOD, CAPABLE OF SIMPLIFYING TEST PROCESS例文帳に追加
試験工程を簡略化できるメモリカード及びメモリカードの試験方法 - 特許庁
SEMICONDUCTOR MEMORY AND TEST METHOD例文帳に追加
半導体記憶装置とテスト方法 - 特許庁
TEST METHOD OF FERROELECTRIC MEMORY例文帳に追加
強誘電体メモリの試験方法 - 特許庁
INTEGRATED CIRCUIT AND MEMORY TEST METHOD例文帳に追加
集積回路及びメモリテスト方法 - 特許庁
TEST METHOD FOR SEMICONDUCTOR MEMORY CIRCUIT例文帳に追加
半導体メモリ回路のテスト方法 - 特許庁
SEMICONDUCTOR MEMORY DEVICE, TEST BOARD, AND TEST METHOD例文帳に追加
半導体記憶装置と検査ボード及び検査方法 - 特許庁
To perform a memory test using an internal memory with smaller capacity than that of a memory under test.例文帳に追加
被試験メモリの試験を被試験メモリの容量よりも少ない内部メモリで試験する。 - 特許庁
SEMICONDUCTOR MEMORY AND TEST METHOD OF SEMICONDUCTOR MEMORY例文帳に追加
半導体メモリおよび半導体メモリのテスト方法 - 特許庁
TEST METHOD FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体記憶装置の検査方法 - 特許庁
TEST METHOD OF SEMICONDUCTOR MEMORY APPARATUS例文帳に追加
半導体記憶装置のテスト方法 - 特許庁
TEST METHOD FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体記憶装置の試験方法 - 特許庁
TEST DEVICE FOR SEMICONDUCTOR MEMORY DEVICE, AND TEST METHOD例文帳に追加
半導体記憶装置の試験装置及び試験方法 - 特許庁
TEST METHOD AND TEST DEVICE FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体記憶装置の試験方法および試験装置 - 特許庁
SEMICONDUCTOR MEMORY, TEST CIRCUIT, AND TEST METHOD例文帳に追加
半導体メモリ装置並びにテスト回路及びテスト方法 - 特許庁
TEST METHOD FOR NON-VOLATILE SEMICONDUCTOR MEMORY AND TEST CIRCUIT例文帳に追加
不揮発性半導体メモリのテスト方法及びテスト回路 - 特許庁
TEST METHOD AND TEST DEVICE FOR SEMICONDUCTOR MEMORY, AND SEMICONDUCTOR MEMORY例文帳に追加
半導体記憶装置の試験方法及び試験装置と半導体記憶装置 - 特許庁
SEMICONDUCTOR MEMORY AND ITS TEST METHOD例文帳に追加
半導体メモリ及びそのテスト方法 - 特許庁
SRAM (STATIC RANDOM ACCESS MEMORY) AND SRAM TEST METHOD例文帳に追加
SRAM(StaticRandomAccessMemory)、及びSRAMのテスト方法 - 特許庁
SEMICONDUCTOR MEMORY, SYSTEM AND TEST SYSTEM例文帳に追加
半導体メモリ、システムおよびテストシステム - 特許庁
DYNAMIC MEMORY DEVICE PERFORMING STRESS TEST例文帳に追加
ストレス試験を行うダイナミックメモリデバイス - 特許庁
SRAM (STATIC RANDOM ACCESS MEMORY) AND TEST METHOD OF SRAM例文帳に追加
SRAM(StaticRandomAccessMemory)、及びSRAMのテスト方法 - 特許庁
TEST CIRCUIT AND SEMICONDUCTOR MEMORY例文帳に追加
テスト回路および半導体記憶装置 - 特許庁
To provide a memory test circuit in which a test employing an arbitrary test pattern is made possible.例文帳に追加
任意のテストパタンによるテストが可能なメモリテスト回路を提供する。 - 特許庁
The memory cell test system 30 performs memory cell test for a semiconductor device in which a memory cell is formed.例文帳に追加
メモリセルテストシステム30は、メモリセル部が形成された半導体装置に対し、メモリセルテストを行う。 - 特許庁
NON VOLATILE MEMORY AND TEST METHOD FOR NON-VOLATILE MEMORY例文帳に追加
不揮発性メモリ及び不揮発性メモリの検査方法 - 特許庁
MERGED MEMORY AND LOGIC INTEGRATED SEMICONDUCTOR DEVICE, AND MERGED MEMORY TEST METHOD例文帳に追加
メモリロジック複合半導体装置及びメモリテスト方法 - 特許庁
TEST CIRCUIT FOR SEMICONDUCTOR MEMORY, AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加
半導体メモリのテスト回路および半導体メモリデバイス - 特許庁
SEMICONDUCTOR MEMORY DEVICE AND TEST METHOD例文帳に追加
半導体記憶装置及びテスト方法 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
JESC: Japanese-English Subtitle Corpus映画・海外ドラマ英語字幕翻訳辞書のコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0) |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)