「memory test」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

The image forming apparatus samples the correction test pattern by high speed scanning in response to the number of samples, stores temporarily color data to an image memory and thereafter converts the data into color information so that the sampling is carried out at a higher speed than that of prior arts and also the labor of pattern replacement can be omitted by pattern replacement using an RDF.例文帳に追加

補正テストパターンのサンプリングをサンプリング数に応じて高速スキャンでサンプリングし、その色データを一時的に画像メモリに記憶してから色情報に変換することでこれまでより高速にサンプリングできるだけでなく、ＲＤＦによるパターン交換を行うことでパターン交換の手間を省くことができる。 - 特許庁

A switch circuit SW1 is provided in a MRAM containing, for example, a TMR element Rij and an N channel MOS transistor Mij to apply either the reference voltage VrefN or the burn-in test reference voltage VrefB larger than the reference voltage VrefN to a memory element.例文帳に追加

例えばＴＭＲ素子ＲｉｊおよびＮチャネルＭＯＳトランジスタＭｉｊをメモリ素子として含むＭＲＡＭの場合において、参照電圧ＶｒｅｆＮをメモリ素子に印加するか、あるいは、参照電圧ＶｒｅｆＮよりも大きな値のバーンインテスト用参照電圧ＶｒｅｆＢをメモリ素子に印加するかを切り換えることが可能な切り換え回路ＳＷ１を設ける。 - 特許庁

Thereby, even if a clock terminal, an address terminal, and a command terminal are connected commonly among a plurality of semiconductor memory devices in a test time in a wafer state, since a clock signal can be received from the data input/output terminal DQ, a code performing pseudo minute adjustment of reference voltage can be supplied individually for each chip.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

To measure the fatigue characteristics of a ferroelectric substance at high speed without forming a repeating voltage waveform generating source in a test piece forming a ferroelectric substance, in a fatigue characteristics measuring device of a ferroelectric substance to be used when a ferroelectric substance used as a storage medium of a ferroelectric memory is evaluated.例文帳に追加

強誘電体メモリの記憶媒体として用いる強誘電体を評価する場合に使用される強誘電体の疲労特性測定装置に関し、強誘電体を形成する試験片に繰り返し電圧波形発生源を形成することなく、強誘電体の疲労特性の測定を高速に行うことができるようにする。 - 特許庁

Self-redundancy signal generating sections 14, 15, LB0-LJn transfer the compared result SG0-SGN to the discriminating circuit, while latch defective information of the memory block based on the compared result as self-redundancy signals LCP0-LCPJn for each operation test, and output them to a redundancy circuit.例文帳に追加

比較回路１３と判定回路との間に介在される自己冗長信号生成部１４，１５，ＬＢ０〜ＬＪｎは、比較結果ＳＧ０〜ＳＧＮを判定回路に転送するとともに、該比較結果に基づくメモリブロックの不良情報を１回の動作試験毎に自己冗長信号ＬＣＰ０〜ＬＣＰＪｎとしてラッチして、冗長回路に出力する。 - 特許庁

A horoscopy recommendation part 7 provides a horoscopy or a psychological test to the client system C through the Internet N according to the operation of a user, or allows the user to select the type, stage of affection, or mood of a scene related to a memory, and based on the results thereof, recommends at least either of the ticket and the condition thereof.例文帳に追加

星占い等推奨部７は、クライアントシステムＣに対しインターネットＮ経由で、ユーザの操作に応じ、星占い若しくは心理テストを提供し、又は思い出に関連するシーンの種類、愛情の段階若しくは気分を選択させ、これらの結果に基いていずれかの前記チケット又はその条件の少なくとも一方を推奨する。 - 特許庁

The operator confirms the test printed content and if no correction is required (S1-7; YES), the operator sets a normal print mode and a print control section reads out document data stored in an image memory (S1-8) and performs normal operation under conditions at the time of forming a document (S1-9).例文帳に追加

操作者が試し印刷された内容を確認し、修正の必要ない場合には（Ｓ１−７のＹＥＳ）、操作者が通常印刷モードを設定することにより、印刷制御部は、画像メモリに記憶されている文書データを読み出し（Ｓ１−８）、通常の印刷、すなわち文書作成時の条件で通常印刷を行わせる（Ｓ１−９）。 - 特許庁

The performance determination testing medium having a recorded area 102 and an unrecorded area 103 is used, performance determination testing data is read from the recorded area 102 in the performance determination testing of the information recording/reproducing device, and the data is temporarily stored in a buffer memory, whereby the performance testing is carried out without making any performance determination test data in the information recording/reproducing device.例文帳に追加

既記録領域１０２と未記録領域１０３とを有する性能判定試験媒体を用い、情報記録再生装置の性能判定試験時に既記録領域１０２から性能判定試験データを読み出し、該データをバッファメモリに一時的に格納することで、情報記録再生装置内で性能判定試験データを作成することなく性能判定試験を実行する。 - 特許庁

The testing device that tests devices to be tested comprises a plurality of testing units that test the devices to be tested; a controller that sends commands to the plurality of testing units, respectively and controls the operations of the plurality of testing units, respectively; and a trace memory that receives in sequence the commands sent from the controller to the plurality of testing units, respectively to store the commands.例文帳に追加

被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験ユニットと、複数の試験ユニットのそれぞれに対してコマンドを送信して、複数の試験ユニットのそれぞれの動作を制御する制御装置と、制御装置から複数の試験ユニットのそれぞれに対して送信されたコマンドを順次受信して記憶するトレースメモリとを備える試験装置を提供する。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

This color calibration warning device 100 comprises a sensor device 302 for detecting a test image for obtaining a measured color value, a memory device 304 for storing an ideal color value, a comparing device 306 for comparing a measured color value with the ideal color value, a latch device 308 for selectively latching an output of the comparing device 306, and a display device 102 for indicating the latched output to a user.例文帳に追加

カラー校正警報装置１００は、測定カラー値を得るためテスト画像を検出するセンサ装置３０２と、理想カラー値を保存するメモリ装置３０４と、測定したカラー値と理想カラー値を比較する比較装置３０６と、比較装置の出力を選択的にラッチするラッチ装置３０８と、ラッチされた出力をユーザに表示する表示装置１０２で構成されている。 - 特許庁

To provide an address generating circuit which can generate plural kinds of address for a reference address, an address generating device which can generate simultaneously and easily different addresses by using plural stages of this address generating circuit, and an address generating method, with respect to an address generating circuit and the like generating an address for a test device of a semiconductor memory.例文帳に追加

半導体メモリの試験装置に対するアドレスを発生するアドレス発生回路等に関して、基準アドレスに対して、複数種類のアドレスを発生することができるアドレス発生回路、および、このアドレス発生回路を複数段使用することにより、異なるアドレスを同時に、かつ容易に発生させることができるアドレス発生装置、およびアドレス発生方法を提供することである。 - 特許庁

This analytical device 30 includes a multithreading library ML for multithreading a predetermined process described in the test program TP prepared by a user, and when the data stored in a data memory 21 are processed, the threads are generated in accordance with the number of CPUs 23a, 23b using the multithreading library ML, and the processing of these threads is performed in parallel by the CPUs 23a, 23b, respectively.例文帳に追加

この解析装置３０は、ユーザによって作成されたテストプログラムＴＰに記述された所定の処理をマルチスレッド化するマルチスレッド化ライブラリＭＬを備えており、データメモリ２１に記憶されたデータを処理する場合に、マルチスレッド化ライブラリＭＬを用いてＣＰＵ２３ａ，２３ｂの数に応じたスレッドを生成し、これらのスレッドの処理をＣＰＵ２３ａ，２３ｂでそれぞれ並行して実行する。 - 特許庁

The semiconductor memory element is provided with a DFM register 16 for temporarily storing pin setting information on input/output pins of the element, and a test control circuit 15 for controlling the DFM register 16 so that the pin setting information is stored therein by the setting from the outside and the stored pin setting information is read out from the DFM register 16 by the setting from the outside.例文帳に追加

素子の入出力ピンのピン設定情報を一時記憶するＤＦＭレジスタ１６と、外部からの設定によりこのＤＦＭレジスタ１６へピン設定情報の記憶を実行させ、外部からの設定によりこのＤＦＭレジスタ１６から記憶されているピン設定情報の読出しを実行させるテスト制御回路１５とを設けたことを特徴とする。 - 特許庁

A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).例文帳に追加

コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁

To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.例文帳に追加

半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁

An address cache 128 associates cache blocks including texture addresses of word unit outputted from a depth test unit 125, with a correction flag indicating by word whether or not texture cache block unit addresses and texture addresses of word unit consisting of the cache block are texture addresses which are needed to correct the texture addresses stored in an address memory 104 corresponding to the texture addresses of word unit, and temporarily stores the chace blocks.例文帳に追加

アドレスキャッシュ１２８は、デプステスト部１２５から出力されたワード単位のテクスチャアドレスを含むキャッシュブロックと、テクスチャキャッシュブロック単位アドレス、および、そのキャッシュブロックを構成するワード単位のテクスチャアドレスが、そのテクスチャアドレスに対応するアドレスメモリ１０４に記憶されているテクスチャアドレスを修正する必要があるテクスチャアドレスであるかどうかをワード単位で表す修正フラグとを対応付けて、一時的に記憶する。 - 特許庁

The semiconductor device with the plurality of semiconductor storage devices mounted thereon for using test input data for inspection having a bit length of the divided data bit width, and the inspecting method thereof are constituted so that memory selection signals can be enabled for the all of the semiconductor storage devices or the arbitrary plurality of semiconductor storage devices, to write the plurality of semiconductor storage device simultaneously by one write operation.例文帳に追加

複数の半導体記憶装置を搭載し、データビット幅を分割したビット長のテスト入力データを用いて検査を行う半導体装置およびその検査方法であって、メモリ選択信号を全ての半導体記憶装置あるいは任意の複数の半導体記憶装置に対してイネーブルにすることが可能な構成にし、１度の書き込み動作で、同時に複数の半導体記憶装置に書き込みを可能とするものである。 - 特許庁

Therefore, it is characterized in that a device includes a cell array including many memory cells, a BIST block performing BIST operation for the cell array, a BISR block performing BISR operation for the cell array, and an instruction decoder generating a first control signal selecting BIST operation by the BIST block or a test by the external tester and a second control signal controlling BISR operation by the BISR block.例文帳に追加

このため、多数のメモリセルを含むセルアレイと、前記セルアレイに対するＢＩＳＴ動作を行なうＢＩＳＴブロックと、前記セルアレイに対するＢＩＳＲ動作を行なうＢＩＳＲブロックと、前記ＢＩＳＴブロックによるＢＩＳＴ動作又は外部テスタによるテストを選択する第１の制御信号、及び前記ＢＩＳＲブロックによるＢＩＳＲ動作を制御する第２の制御信号を発生する命令ディコーダとを含むことを特徴とする。 - 特許庁