| 意味 | 例文 |
offset variableの部分一致の例文一覧と使い方
該当件数 : 153件
To obtain a direct down converting receiver architecture having a DC loop for removing a DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing gain control relating to the DVGA and RF/analog circuits, and a serial bus interface (SBI) unit for providing control relating to the RF/analog circuits via a serial bus.例文帳に追加
信号成分からDCオフセットを除去するDCループと、利得レンジを提供するデジタル可変利得増幅器(DVGA)と、DVGAとRF/アナログ回路に対して利得制御を行う自動利得制御(AGC)ループと、シリアルバスを介してRF/アナログ回路に対して制御を提供するシリアルバスインターフェイス(SBI)ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャを提供する。 - 特許庁
The signal processing circuit includes a first sensor circuit of a differential input type, a second sensor circuit of a single input type, third and fourth electrostatic capacitors C3, C4 that are variable capacitors for calibration to adjust the offset in an output voltage of the first sensor circuit, and a switching control circuit 11 to control switching so as to operate one of the first and second sensor circuits.例文帳に追加
本発明の信号処理回路は、差動入力型の第1のセンサ回路と、シングル入力型の第2のセンサ回路と、第1のセンサ回路の出力電圧のオフセットを調整するためのキャリブレーション用の可変容量である第3の静電容量3及び第4の静電容量C4と、第1及び第2のセンサ回路のいずれかを動作させるように切換制御する切換制御回路11と、を備える。 - 特許庁
A coarse adjustment mechanism control part 153 instructs a coarse adjustment mechanism part 20 to start the movement of a sample 2 in a direction close to a probe 12, and thereafter, whenever predetermined conditions are satisfied, resets a set point value at a value obtained by adding a predetermined offset frequency to the variable frequency Δf shown by an electric signal from a frequency detecting device 10 at the time when predetermined conditions are satisfied.例文帳に追加
粗動機構制御部153は、プローブ12に接近する方向への試料2の移動の開始を粗動機構部20に指示した後、予め定める条件が満たされる度に、予め定める条件が満たされた時点に、周波数検出装置10からの電気信号が示す変動周波数Δfに、設定されているオフセット周波数を加算した値をセットポイントの値に再設定する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|