| 例文 |
self-integration methodの部分一致の例文一覧と使い方
該当件数 : 7件
METHOD FOR FORMING SELF-ALIGNED CMOS INVERTER USING VERTICAL DEVICE INTEGRATION例文帳に追加
縦形デバイスの集積化を用いて自己整合性ＣＭＯＳインバータを形成する方法 - 特許庁
To provide a method of manufacturing a high-integration ferroelectric memory transistor in a self-aligned manner by reducing its area.例文帳に追加
面積を縮小し、自己整合的に高集積強誘電体メモリトランジスタを製造する方法を提供する。 - 特許庁
SEMICONDUCTOR STRUCTURE CONTAINING DOUBLE METAL GATE AND METHOD FOR MANUFACTURING SAME (SELF-ALIGNMENT INTEGRATION OF DOUBLE METAL GATE)例文帳に追加
二重金属ゲートを含む半導体構造及びその製造方法（二重金属ゲートの自己整合集積化） - 特許庁
DEVICE, METHOD, AND SYSTEM FOR INTEGRATION, INFORMATION PROCESSING AND SELF-IMPROVING ADVERTISEMENT, ELECTRONIC COMMERCE AND ONLINE CLIENT INTERACTION例文帳に追加
統合、情報処理及び自己改善広告、電子商取引及びオンラインクライアントインターラクションのための装置、方法及びシステム - 特許庁
To provide a device, a method, etc., for integration, information processing, and self-improving facility (ISICI) for advertisement, electronic commerce and online client interaction.例文帳に追加
広告、電子商取引及びオンラインクライアントインターラクションのための統合、情報処理及び自己改善ファシリティ（ＩＳＩＣＩ）の装置、方法等を提供する。 - 特許庁
To provide a manufacturing method of a semiconductor nonvolatile memory, using self aligned shallow trench isolation cell(SA-STI) suited to high integration by improving the quality thereof.例文帳に追加
品質を向上して、高集積化に適したＳＡ−ＳＴＩセルを用いた半導体不揮発性記憶装置およびその製造方法を提供する。 - 特許庁
To provide a method for manufacturing a self-aligned ferroelectric gate transistor using a buffer layer with a large etching selectivity, which can achieve a higher degree of integration of the self-aligned ferroelectric gate transistor while preventing damage to a silicon substrate by forming a buffer layer with a large etching selectivity between the silicon substrate and a ferroelectric layer and then performing dry etching.例文帳に追加
シリコン基板と強誘電体層間に蝕刻選択比の高いバッファ層を形成して乾式蝕刻を遂行することで、シリコン基板の損傷を防止しながら自己整列強誘電体ゲートトランジスタの集積度を向上し得る蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
