| 意味 | 例文 |
verification methodの部分一致の例文一覧と使い方
該当件数 : 1763件
INFORMATION PROCESSING DEVICE, SOFTWARE VERIFICATION METHOD, AND SOFTWARE VERIFICATION PROGRAM例文帳に追加
情報処理装置、ソフトウェア検証方法及びソフトウェア検証プログラム - 特許庁
LOGIC SIMULATOR, LOGIC CIRCUIT VERIFICATION METHOD, AND LOGIC CIRCUIT VERIFICATION PROGRAM例文帳に追加
論理シミュレータ、論理回路検証方法、および論理回路検証プログラム - 特許庁
LOGIC SIMULATOR, LOGIC CIRCUIT VERIFICATION METHOD AND LOGIC CIRCUIT VERIFICATION SYSTEM例文帳に追加
論理シミュレータ、論理回路検証方法及び論理回路検証プログラム - 特許庁
VERIFICATION STIMULUS GENERATION DEVICE AND VERIFICATION STIMULUS GENERATION METHOD例文帳に追加
検証スティミュラス生成装置およびその検証スティミュラス生成方法 - 特許庁
PATTERN VERIFICATION METHOD, PATTERN VERIFICATION SYSTEM, METHOD FOR MANUFACTURING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加
パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 - 特許庁
PATTERN CREATION METHOD, PATTERN VERIFICATION METHOD, AND PROGRAM例文帳に追加
パターン作成方法、パターン検証方法およびプログラム - 特許庁
DATA GENERATION METHOD FOR PATTERN AND PATTERN VERIFICATION METHOD例文帳に追加
パターンのデータ作成方法、及びパターン検証手法 - 特許庁
DISPOSITION VERIFICATION APPARATUS AND METHOD例文帳に追加
配置検証装置及び配置検証方法 - 特許庁
METHOD FOR EVALUATING VERIFICATION COVERAGE OF LOGIC CIRCUIT例文帳に追加
論理回路の検証カバレッジ評価方法 - 特許庁
HIGHER-ORDER SYNTHESIZER, MODEL CREATION METHOD FOR HARDWARE VERIFICATION, AND HARDWARE VERIFICATION METHOD例文帳に追加
高位合成装置、ハードウェア検証用モデル生成方法およびハードウェア検証方法 - 特許庁
VERIFICATION WORK SUPPORT SYSTEM AND METHOD THEREFOR例文帳に追加
検証作業支援システム及びその方法 - 特許庁
APPARATUS AND METHOD FOR EXTRACTION OF VERIFICATION PATTERN例文帳に追加
検証パターン抽出装置とその方法 - 特許庁
EMI DESIGN VERIFICATION METHOD FOR CIRCUIT BOARD例文帳に追加
回路基板のEMI設計検証方法 - 特許庁
MAIL ADDRESS VERIFICATION DEVICE, METHOD AND PROGRAM例文帳に追加
メールアドレス検証装置、方法、およびプログラム - 特許庁
VERIFICATION APPARATUS, REMOTE CONTROLLER, VERIFICATION METHOD, AND PROGRAM FOR ALLOWING COMPUTER TO PERFORM THE METHOD例文帳に追加
検証装置、リモコン装置、検証方法、および該方法をコンピュータに実行させるプログラム - 特許庁
EQUIVALENCE VERIFYING METHOD, EQUIVALENCE VERIFICATION PROGRAM AND METHOD FOR GENERATING EQUIVALENCE VERIFICATION PROGRAM例文帳に追加
等価性検証方法、等価性検証プログラム及び等価性検証プログラムの生成方法 - 特許庁
TEACHING DATA VERIFICATION METHOD FOR ARTICULATED ROBOT例文帳に追加
多関節ロボットのティーチングデータ検証方法 - 特許庁
OPTICAL INFORMATION PROCESSOR AND VERIFICATION METHOD例文帳に追加
光情報処理装置およびベリファイ方法 - 特許庁
DESIGN VERIFICATION DEVICE, DESIGN VERIFICATION METHOD, DESIGN VERIFICATION PROGRAM, AND RECORDING MEDIUM WITH THE SAME RECORDED例文帳に追加
設計検証装置、設計検証方法、設計検証プログラムおよびこれを記録した記録媒体 - 特許庁
PRINTED BOARD DESIGN VERIFICATION SYSTEM, PRINTED BOARD DESIGN VERIFICATION METHOD AND PRINTED BOARD DESIGN VERIFICATION PROGRAM例文帳に追加
プリント基板設計検証システム、プリント基板設計検証方法及びプリント基板設計検証プログラム - 特許庁
DIGITAL SIGNATURE VERIFICATION SYSTEM, DIGITAL SIGNATURE VERIFICATION METHOD, SIGNATURE DEVICE, VERIFICATION DEVICE, AND PROGRAM例文帳に追加
ディジタル署名・検証システム、ディジタル署名・検証方法、署名装置、検証装置、及びそれらのプログラム - 特許庁
FUNCTION VERIFICATION DESCRIPTION GENERATION DEVICE, FUNCTION VERIFICATION DESCRIPTION GENERATION METHOD AND FUNCTION VERIFICATION DESCRIPTION GENERATION PROGRAM例文帳に追加
機能検証記述生成装置,機能検証記述生成方法,及び機能検証記述生成プログラム - 特許庁
VERIFICATION SUPPORT PROGRAM, RECORDING MEDIUM WITH THE PROGRAM RECORDED THEREIN, VERIFICATION SUPPORT APPARATUS, AND VERIFICATION SUPPORT METHOD例文帳に追加
検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 - 特許庁
WEB PAGE AUTHENTICITY VERIFICATION DEVICE, WEB PAGE AUTHENTICITY VERIFICATION METHOD, ITS PROGRAM, AND WEB PAGE AUTHENTICITY VERIFICATION SYSTEM例文帳に追加
ウェブページ真偽確認装置及びウェブページ真偽確認方法並びにそのプログラム、ウェブページ真偽確認システム - 特許庁
LAYOUT VERIFICATION DEVICE, LAYOUT VERIFICATION PROGRAM, AND LAYOUT VERIFICATION METHOD OF LAYOUT PATTERN OF SEMICONDUCTOR DEVICE例文帳に追加
半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 - 特許庁
LAYOUT VERIFICATION RULE PREPARING DEVICE, LAYOUT VERIFICATION RULE PREPARING METHOD AND LAYOUT VERIFICATION RULE PREPARING PROGRAM例文帳に追加
レイアウト検証ルール作成装置、レイアウト検証ルール作成方法、及び、レイアウト検証ルール作成プログラム - 特許庁
VERIFICATION SUPPORT PROGRAM, RECORDING MEDIUM WITH THE PROGRAM RECORDED THEREON, VERIFICATION SUPPORT DEVICE, AND VERIFICATION SUPPORT METHOD例文帳に追加
検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 - 特許庁
STATE TRANSITION INFORMATION VERIFICATION DEVICE AND STATE TRANSITION INFORMATION VERIFICATION METHOD例文帳に追加
状態遷移情報検証装置及び状態遷移情報検証方法 - 特許庁
VERIFICATION PATTERN GENERATING DEVICE AND ITS METHOD AND VERIFICATION PATTERN GENERATING PROGRAM例文帳に追加
検証パターン生成装置及び方法、並びに検証パターン生成プログラム - 特許庁
TOOTH FORM MODEL VERIFICATION APPARATUS AND TOOTH FORM MODEL VERIFICATION METHOD EMPLOYING THE SAME例文帳に追加
歯型模型検証装置及びそれを用いた歯型模型検証方法 - 特許庁
INFORMATION OUTPUT METHOD FOR VERIFICATION, AND INFORMATION OUTPUT DEVICE FOR VERIFICATION例文帳に追加
検証用情報出力方法及び検証用情報出力装置 - 特許庁
OPERATION VERIFICATION METHOD AND OPERATION VERIFICATION PROGRAM FOR VERIFYING OPERATION OF PROCESSOR例文帳に追加
プロセッサの動作を検証する動作検証方法及び動作検証プログラム - 特許庁
CODE VERIFICATION PROCESSING METHOD, CODE VERIFICATION PROCESSING PROGRAM AND CODE DISPLAY PROGRAM例文帳に追加
コード照合処理方法、コード照合処理プログラム及びコード表示プログラム - 特許庁
WORKING/CHANGE VERIFICATION METHOD IN LAYOUT PROCESSING, VERIFICATION DEVICE AND PROGRAM例文帳に追加
レイアウト処理における加工・変更検証方法、検証装置及びプログラム - 特許庁
INFORMATION PROCESSOR, AUTHENTICITY VERIFICATION METHOD AND AUTHENTICITY VERIFICATION PROGRAM例文帳に追加
情報処理装置、正当性検証方法および正当性検証プログラム - 特許庁
LSI DESIGN VERIFICATION SYSTEM, LSI DESIGN VERIFICATION METHOD AND PROGRAM THEREOF例文帳に追加
LSI設計検証システム、LSI設計検証方法およびそのプログラム - 特許庁
INFORMATION SYSTEM VERIFICATION DEVICE AND INFORMATION SYSTEM VERIFICATION METHOD AND PROGRAM例文帳に追加
情報システム検証装置及び情報システム検証方法及びプログラム - 特許庁
WIRING ARRANGEMENT INFORMATION VERIFICATION METHOD AND WIRING ARRANGEMENT INFORMATION VERIFICATION DEVICE例文帳に追加
配線配置情報検証方法および配線配置情報検証装置 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|