| 意味 | 例文 |
verification methodの部分一致の例文一覧と使い方
該当件数 : 1762件
LOGIC CIRCUIT VERIFICATION DEVICE WITH INDEFINITE VALUE MONITORING FUNCTION, AND LOGIC CIRCUIT VERIFICATION METHOD例文帳に追加
不定値監視機能付き論理回路検証装置及び論理回路検証方法 - 特許庁
IMAGE PROCESSING SYSTEM, TAMPERING VERIFICATION APPARATUS, TAMPERING VERIFICATION METHOD, AND COMPUTER PROGRAM例文帳に追加
画像処理システム,改ざん検証装置,改ざん検証方法およびコンピュータプログラム - 特許庁
VERIFICATION METHOD FOR NONVOLATILE SEMICONDUCTOR MEMORY DEVICE例文帳に追加
不揮発性半導体記憶装置のベリファイ方法 - 特許庁
RESTORATION SECURITY VERIFICATION METHOD AND ELECTRONIC GAS METER例文帳に追加
復帰安全確認方法および電子式ガスメータ - 特許庁
SYSTEM AND METHOD FOR GENERATION AND VERIFICATION OF PASSWORD例文帳に追加
パスワードの生成照合システムおよびその方法 - 特許庁
VERIFICATION METHOD AND SYSTEM FOR LOGIC CIRCUIT例文帳に追加
論理回路の検証方法および検証システム - 特許庁
RESET SAFETY VERIFICATION METHOD AND ELECTRONIC GAS METER例文帳に追加
復帰安全確認方法および電子式ガスメータ - 特許庁
SETTLEMENT VERIFICATION METHOD AND SYSTEM FOR SECURITIES例文帳に追加
有価証券の決済照合方法および装置 - 特許庁
VERIFICATION METHOD AND SYSTEM OF CIRCUIT BOARD例文帳に追加
回路基板の検証方法および検証装置 - 特許庁
ATTRIBUTE CERTIFICATE VERIFICATION SYSTEM AND METHOD THEREOF例文帳に追加
属性証明書検証システムおよびその方法 - 特許庁
PERSONAL VERIFICATION METHOD IN PUBLIC DATA NETWORK例文帳に追加
公衆データネットワークにおける個人検証方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT AND VERIFICATION METHOD THEREFOR例文帳に追加
半導体集積回路及びその検証方法 - 特許庁
VERIFICATION METHOD AND ITS PROGRAM FOR ASYNCHRONOUS CIRCUIT例文帳に追加
非同期回路の検証方法およびそのプログラム - 特許庁
DISTRIBUTED CONTROL SYSTEM AND DATA VERIFICATION METHOD THEREFOR例文帳に追加
分散型制御システムとそのデータ検証方法 - 特許庁
TELEPHONE TERMINAL AND CALLER VERIFICATION METHOD例文帳に追加
電話端末装置および発信者検証方法 - 特許庁
METHOD AND DEVICE FOR VERIFICATION IN SCANNING OPTICAL SYSTEM例文帳に追加
走査光学系検証方法およびその装置 - 特許庁
CONNECTION PROCESSOR, CONNECTION PROCESSING METHOD, CONNECTION PROCESSING PROGRAM, CONNECTION VERIFICATION DEVICE, CONNECTION VERIFICATION METHOD, AND CONNECTION VERIFICATION PROGRAM例文帳に追加
接続処理装置、接続処理方法、及び接続処理プログラム、並びに接続検証装置、接続検証方法、及び接続検証プログラム - 特許庁
To provide an operation verification method and an operation verification program, capable of performing operation verification with a number of data patterns for operation verification in a computer.例文帳に追加
計算機での動作検証を行うのに大量のデータパターンでの動作検証を可能とする動作検証方法及び動作検証プログラムを提供する。 - 特許庁
SETTLEMENT SYSTEM, SETTLEMENT PROCESSOR, VALIDITY VERIFICATION DEVICE, VALIDITY VERIFICATION REQUEST PROCESSING PROGRAM, VALIDITY VERIFICATION PROCESSING PROGRAM, AND VALIDITY VERIFICATION METHOD例文帳に追加
決済システム、決済処理装置、正当性検証装置、正当性検証要求処理プログラム、正当性検証処理プログラム、及び正当性検証方法 - 特許庁
ELECTRONIC SIGNATURE-VERIFYING SYSTEM, ELECTRONIC SIGNATURE DEVICE, VERIFICATION DEVICE, ELECTRONIC SIGNATURE-VERIFYING METHOD, ELECTRONIC SIGNATURE METHOD, VERIFICATION METHOD, ELECTRONIC SIGNATURE PROGRAM, AND VERIFICATION PROGRAM例文帳に追加
電子署名検証システム、電子署名装置、検証装置、電子署名検証方法、電子署名方法、検証方法、電子署名プログラム、検証プログラム - 特許庁
METHOD FOR VERIFYING LOGICAL DATA, LOGIC VERIFICATION SYSTEM FOR EXECUTING THE VERIFICATION METHOD AND RECORDING MEDIUM RECORDING PROGRAM FOR EXECUTING THE VERIFICATION METHOD例文帳に追加
論理データの検証方法、該論理検証方法を実行する論理検証システム及び前記論理検証方法を実行するプログラムを記憶した記録媒体 - 特許庁
LOGIC VERIFICATION SUPPORT PROGRAM, RECORDING MEDIUM WITH THE PROGRAM RECORDED, LOGIC VERIFICATION SUPPORT APPARATUS, AND LOGIC VERIFICATION SUPPORT METHOD例文帳に追加
論理検証支援プログラム、該プログラムを記録した記録媒体、論理検証支援装置、および論理検証支援方法 - 特許庁
FAILURE DETECTION SYSTEM VERIFICATION DEVICE, FAILURE DETECTION SYSTEM VERIFICATION METHOD AND FAILURE DETECTION SYSTEM VERIFICATION CONTROL PROGRAM例文帳に追加
障害発見システム検証装置、障害発見システム検証方法及び障害発見システム検証制御プログラム - 特許庁
VERIFICATION-SCENARIO GENERATING PROGRAM, RECORDING MEDIUM RECORDING THE PROGRAM, VERIFICATION-SCENARIO GENERATING APPARATUS, AND VERIFICATION-SCENARIO GENERATING METHOD例文帳に追加
検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 - 特許庁
INFORMATION PROCESSING APPARATUS, IMAGE PROCESSING MEANS VERIFICATION SYSTEM, IMAGE PROCESSING MEANS VERIFICATION METHOD, AND IMAGE PROCESSING MEANS VERIFICATION PROGRAM例文帳に追加
情報処理装置、画像処理手段検証システム、画像処理手段検証方法、及び画像処理手段検証プログラム - 特許庁
DESIGN RULE VERIFICATION PROGRAM, RECORDING MEDIUM HAVING RECORDED ITS PROGRAM, DESIGN RULE VERIFICATION METHOD, AND DESIGN RULE VERIFICATION SYSTEM例文帳に追加
設計ルール検証プログラム、該プログラムを記録した記録媒体、設計ルール検証方法、および設計ルール検証装置 - 特許庁
The method comprises: a verification load estimation method with respect to a design of a logical circuit; a verification load estimation method with respect to verification items of the logical circuit; a re-estimating method of the verification load according to the verification result; and a scheduler for distributing an operation processor according to the verification load.例文帳に追加
論理回路の設計に対する検証負荷見積り手法と、論理回路の検証項目に対する検証負荷見積り手法と、検証結果による検証負荷の再見積り見積り手法と、 検証負荷による演算処理装置の配分を行うスケジューラと、による構成。 - 特許庁
IMAGE VERIFICATION SYSTEM, IMAGE VERIFYING DEVICE, IMAGE VERIFICATION METHOD, PROGRAM AND RECORDING MEDIUM例文帳に追加
画像検証システム、画像検証装置、画像検証方法、プログラムおよび記録媒体 - 特許庁
3D-CAD DRAWING INTERFERENCE VERIFICATION METHOD AND 3D-CAD DRAWING INTERFERENCE VERIFICATION SYSTEM例文帳に追加
3D—CAD図面干渉確認方法および3D—CAD図面干渉確認システム - 特許庁
INFORMATION PROCESSOR, INFORMATION PROCESSING METHOD, VERIFICATION APPARATUS, VERIFICATION SYSTEM, PROGRAM AND RECORDING MEDIUM例文帳に追加
情報処理装置、情報処理方法、検証装置、検証システム、プログラム及び記録媒体 - 特許庁
VERIFICATION SYSTEM AND ELECTRONIC DATA GENERATING APPARATUS, AND ELECTRONIC DATA VERIFICATION APPARATUS AND METHOD THEREOF例文帳に追加
検証システムおよび電子データ生成装置、電子データ検証装置ならびにその方法 - 特許庁
PUBLIC KEY CERTIFICATE VERIFICATION DEVICE, PUBLIC KEY CERTIFICATE VERIFICATION METHOD, AND PROGRAM例文帳に追加
公開鍵証明書検証装置及び公開鍵証明書検証方法及びプログラム - 特許庁
To provide a mask verification method capable of performing an appropriate verification in accordance with a mask pattern.例文帳に追加
マスクパターンに応じた適切な検証を行えるマスク検証方法を提供する。 - 特許庁
TWO-DIMENSIONAL CODE AND TWO-DIMENSIONAL CODE-RELATED INFORMATION VERIFICATION SYSTEM AND INFORMATION VERIFICATION METHOD例文帳に追加
2次元コード及び該2次元コードによる情報検証システム並びに情報検証方法 - 特許庁
OPERATION VERIFICATION DEVICE FOR FAULT TOLERANT SYSTEM AND OPERATION VERIFICATION METHOD FOR FAULT TOLERANT SYSTEM例文帳に追加
フォールトトレラントシステム用動作検証装置及びフォールトトレラントシステムの動作検証方法 - 特許庁
TIMING SIGNAL GENERATING DEVICE, AND VERIFICATION METHOD AND VERIFICATION PROGRAM FOR TIMING SIGNAL GENERATING DEVICE例文帳に追加
タイミング信号発生装置、タイミング信号発生装置の検証方法および検証プログラム - 特許庁
SUBSTRATE DATA VERIFICATION SYSTEM, METHOD FOR MANUFACTURING PRINTED BOARD AND SUBSTRATE DATA VERIFICATION PROGRAM例文帳に追加
基板データ検証システム及びプリント基板の製造方法及び基板データ検証プログラム - 特許庁
LAYOUT DENSITY VERIFICATION SYSTEM, LAYOUT DENSITY VERIFICATION METHOD AND LAYOUT DENSITY-VERIFYING PROGRAM例文帳に追加
レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム - 特許庁
SEMICONDUCTOR MEMORY MANUFACTURING METHOD AND FAIL BIT MAP VERIFICATION METHOD例文帳に追加
半導体メモリ製造方法およびフェイルビットマップ検証方法 - 特許庁
PATTERN VERIFICATION METHOD, PROGRAM THEREFOR, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加
パターン検証方法、そのプログラム、半導体装置の製造方法 - 特許庁
CONTROL METHOD FOR THREE-DIMENSIONAL MEASURING MACHINE AND SHAPE VERIFICATION METHOD例文帳に追加
三次元測定機の制御方法および形状検証方法 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|