「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 88 89 次へ＞- To improve the memory corruption resistance of a NAND type flash memory and to store data and backup data while efficiently using the memory.
ＮＡＮＤ型フラッシュメモリの耐メモリ破壊性を向上させるとともに、メモリを効率的に使用してデータ及びバックアップデータの保存を行う。 - 特許庁 - An external memory cell mounted with a flash memory is connected to a receiver 3 via an external memory interface 45 comprising a connector and an interface circuit.
フラッシュメモリが搭載された外部メモリ素子１００がコネクタとインターフェース回路とからなる外部メモリインターフェース４５を通じて接続される。 - 特許庁 - To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.
ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁 - To achieve a memory management device that can hold down the increase of execution frequency of garbage collection and can prevent the reduction of substantial speed of access to a flash memory without increasing the memory capacity of a reserved memory, for the garbage collection, allocated in a block in the flash memory.
フラッシュメモリのブロック内に確保しておくガーベージコレクション用の予約メモリの記憶容量を増やすことなく、ガーベージコレクションの実行頻度の増加を抑え、フラッシュメモリに対する実質的なアクセス速度の低下を防止することができるメモリ管理装置を実現する。 - 特許庁 - In this flash memory management device for monitoring the write frequency to the flash memory, the flash memory comprises a RAM storing bit string information the bit state of which is changed every occurrence of writing, and storing counted frequency information every occurrence of writing, and a flash memory management means collating the bit string information with the frequency information.
フラッシュメモリの書き込み回数を監視するフラッシュメモリ管理装置において、 前記フラッシュメモリには、書き込みの発生毎にビット状態が変わるビット列情報が記憶され、 書き込みの発生毎にカウントする回数情報が記憶されるＲＡＭと、 前記ビット列情報と前記回数情報とを照合するフラッシュメモリ管理手段と、を備える。 - 特許庁 - To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.
フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁 - A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance.
相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。 - 特許庁 - To provide a memory device driving method in which distribution of threshold voltage of cells in a NAND type flash memory device can be improved.
ＮＡＮＤ型フラッシュメモリ装置でのセルしきい値電圧の分布を改善できるメモリ装置駆動方法を提供する。 - 特許庁 - To provide a multi-bits flash memory device having a memory cell structure in which multi-bit performances more than 2 bits can be realized.
２ビットより多くのマルチビット動作を具現できるメモリセル構造を有するマルチビットフラッシュメモリ素子を提供する。 - 特許庁 - FLASH MEMORY DEVICE FOR STORING MULTI-BIT AND SINGLE-BIT DATA, METHOD FOR PROGRAMMING THE SAME, AND MEMORY SYSTEM USING THE SAME
マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム - 特許庁 - To provide a memory writing method capable of shortening writing time when data are written in a memory such as a flash ROM.
フラッシュＲＯＭ等のメモリにデータを書き込む際の書き込み時間を短縮できるメモリ書き込み方法を提供する。 - 特許庁 - To shorten the time to detect fail bits by identifying the fail bit areas at high speed in the memory cell array of a NAND flash memory.
NAND型フラッシュメモリにおいて、メモリセルアレイ中のフェイルビット箇所を高速に同定し、フェイルビット検知時間を短縮する。 - 特許庁 - On a cache memory CM, data read or written from/to a flash memory chip MEM is managed by a first data length.
キャッシュメモリＣＭ上では、フラッシュメモリ・チップＭＥＭへ読み書きされるデータは、第一のデータ長単位で管理されている。 - 特許庁 - In printing, the correction factor k_i is read out from the flash memory 46 so that image data in a frame memory 34 can be corrected.
プリントの際には、補正係数ｋ_ｉ がフラッシュメモリ４６から読み出されてフレームメモリ３４の画像データが補正される。 - 特許庁 - To reduce costs by using a NAND type flash memory as a CGROM (Character Generator Read Only Memory) for storing performance images.
演出画像を記憶するＣＧＲＯＭとしてＮＡＮＤ型フラッシュメモリを使用することによりコストダウンを図る。 - 特許庁 - To increase-speed of access to a memory cell array in a NAND type flash memory with a floating gate structure.
本発明は、フローティングゲート構造のＮＡＮＤ型フラッシュメモリにおいて、メモリセルアレイへのアクセスを高速化できるようにする。 - 特許庁 - In a final test of a multi-layer memory IC1, a test of a SRAM chip 2 and a test of a flash memory chip 3 are performed in parallel.
多層メモリＩＣ１のファイナルテストにおいて、ＳＲＡＭチップ２のテストとフラッシュメモリチップ３のテストを並列に行なう。 - 特許庁 - The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.
本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁 - This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.
本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁 - To provide a NAND type flash memory in which extension of distribution width of threshold voltage of memory cells can be suppressed.
メモリセルのしきい値電圧の分布幅の拡大を抑制することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁 - To provide a NAND flash memory device comprising memory cells, etc. arrayed in a three-dimensional method, and to provide its manufacturing method.
３次元的に配列されたメモリーセル等を備えるＮＡＮＤフラッシュメモリー装置及びその製造方法を提供する。 - 特許庁 - The flash memory device writes a set of a plurality of data blocks in the recording unit to the memory region.
フラッシュ・メモリ装置は、記録単位内において一つにまとめた複数のデータ・ブロックを、メモリ領域に一括して書き込む。 - 特許庁 - To provide a small-sized and low-cost semiconductor device formed that a synchronous dynamic memory and a flash memory are integrated into a single sealing body.
シンクロナス・ダイナミックメモリとフラッシュメモリを単一の封止体内に組み込んだ小型で安価な半導体装置の提供。 - 特許庁 - To provide a flash memory device for narrowing a threshold value voltage distribution of programmed memory cells, and to provide an operation method.
プログラムされたメモリセルのしきい値電圧分布を狭めることができるフラッシュメモリ装置及び動作方法を提供する。 - 特許庁 - To provide an erasing method by which over-erasure of a memory cell can be prevented and a flash memory device utilizing its method.
メモリセルの過消去を防止できる消去方法及びその方法を使用するフラッシュメモリ装置を提供する。 - 特許庁 - The memory controller 42 controls the memory card 20 so that writing operations of the flash memories (FM1 to FM6) are translated.
このときメモリコントローラ４２は、フラッシュメモリ（ＦＭ１〜ＦＭ６）の書込み動作を並進させるようにメモリカード２０を制御する。 - 特許庁 - To provide a memory controller and a flash memory system, so as not to search only a specific physical block for an empty block.
空きブロックの検索を特定の物理ブロックに集中させないメモリコントローラおよびフラッシュメモリシステムを提供する。 - 特許庁 - FLASH MEMORY DEVICE HAVING FUNCTION FOR CHANGING SELECTIVELY SIZE OF MEMORY CELL BLOCK IN ERASING OPERATION, AND ITS ERASING METHOD
消去動作時にメモリセルブロックのサイズを選択的に変更する機能を有するフラッシュメモリ装置及びその消去方法 - 特許庁 - A DMA control part 10 reads a system start program from the flash memory 2, and directly transfers it to the external memory 3.
ＤＭＡ制御部１０はフラッシュメモリ２からシステム起動プログラムを読み出しダイレクトに外部メモリ３へ転送する。 - 特許庁 - An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.
フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁 - To provide a word line decoder suitable to the low operating voltage of a flash memory device.
フラッシュメモリ装置の低い動作電源電圧に適したワードラインデコーダを提供する。 - 特許庁 - An encryption arithmetic circuit 1 consists of an FPGA/PLD on an SRAM/flash memory basis.
暗号演算回路１を、ＳＲＡＭ／フラッシュメモリベースのＦＰＧＡ／ＰＬＤなどで構成する。 - 特許庁 - To securely prevent the contents of a flash memory from being erased or rewritten by mistake.
フラッシュメモリの内容を誤って消去したり書き替えてしまうことを確実に防止する。 - 特許庁 - To provide a NAND flash memory device in which block size can be easily changed.
容易にブロックサイズを変更することができるＮＡＮＤ型フラッシュメモリ装置を提供する。 - 特許庁 - The replacement time of the flash memory storage based on the expected life is explicitly indicated to a maintenance person.
予測寿命から、フラッシュメモリ・ストレージの交換時期を保守員に明示的に知らせる。 - 特許庁 - To provide a method for efficiently updating a program in a flash memory by block unit.
フラッシュメモリ内のプログラムをブロック単位で効率よく更新する方法を提供する。 - 特許庁 - A device driver is stored in a flash memory 23 for controlling the hardware lock.
また、フラッシュメモリ２３には、ハードウエアロックのコントロールを行うデバイスドライバが記憶されている。 - 特許庁 - An emulation device 1 is provided with an evaluation chip 2, a flash memory 3 and an emulation RAM 4.
エミュレーション装置１は、エバチップ２と、フラッシュメモリ３とエミュレーションＲＡＭ４を備える。 - 特許庁 - When starting the recording, a recording starting position A of a disk is stored in a flash memory.
記録を開始するときにフラッシュメモリーにディスク上の記録開始位置Ａを記憶させる。 - 特許庁 - To provide a method and system for management of availability and reliability of flash memory media.
フラッシュメモリ媒体の可用性と信頼性の管理のための方法とシステムを提供する。 - 特許庁 - FIT IN TYPE FLASH MEMORY CELL STRUCTURE FOR WRITING AND DELETING VIA CHANNEL, AND METHOD OF MANUFACTURING SAME
チャネル経由で書込みと消去する嵌入式フラッシュメモリセル構造とその製造方法 - 特許庁 - STORAGE DEVICE FOR UPDATING DATA PAGES OF FLASH MEMORY BASED ON ECC AND METHOD FOR UPDATING THE SAME
ＥＣＣに基づいてフラッシュメモリのデータページを更新する記憶装置及びその方法 - 特許庁 - A flash memory 9 is composed of a data unit, a data management unit and a spare unit.
フラッシュメモリ９は、データユニット、データ管理ユニット及びスペアユニットから構成されている。 - 特許庁 - There is provided the improved method for correlation with the flash memory compatible electronic device.
改良されたフラッシュメモリ互換性の電子デバイスと相関する方法が開示される。 - 特許庁 - To exactly notify the remaining amount of substitute blocks in writing of data into a flash memory.
フラッシュメモリへのデータ書き込みの際に、代替ブロックの残量を的確に通知する。 - 特許庁 - A correction value data storage area 18b of the flash memory 18 is brought initially into an erased state.
フラッシュメモリ１８の補正値データ記憶領域１８ｂは、当初イレース状態としておく。 - 特許庁 - To provide a twin MONOS type flash memory that controls disturbance from other control gates.
他のコントロールゲートからのディスターブを抑制するツインＭＯＮＯＳ型フラッシュメモリを提供する。 - 特許庁 - To reduce the frequency of rewriting in the emulation of a flash memory built in an MPU.
ＭＰＵに内蔵されたフラッシュメモリのエミュレーションにおける書き換え回数を低減させる。 - 特許庁 - POWER DETECTION CIRCUIT, FLASH MEMORY DEVICE, POWER-ON SIGNAL GENERATION METHOD AND POWER-ON READING METHOD
パワー検出回路、フラッシュメモリ装置、パワーオン信号生成方法、及びパワーオン読み出し方法 - 特許庁 - To enable testing read-out after burn-in including an access time in a flash memory.
フラッシュメモリにおいて、アクセスタイムを含むバーイン後の読み出しの検査ができるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
