「In Isolation」を含む例文一覧(3114)

＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 62 63 次へ＞
  • To control ion in a semiconductor device with the SOI structure such that, when implanting ion, it does not penetrate an isolation oxide film to mix into the lower layer of the isolation oxide film.
    ＳＯＩ構造を有する半導体装置において、イオン注入時にイオンが分離酸化膜を突き抜けて、分離酸化膜下層に混入するのを抑えることができるようにする。 - 特許庁
  • To provide an electrical isolation method for the inside of a substrate for a power semiconductor module, whereby the necessary isolation mass is decreased at least to a half, without changes in the electrical characteristics.
    電気特性を同様に留め、使用される絶縁マスの量を少なくとも半減させる、パワー半導体モジュール用の基板を内部電気絶縁するための方法を紹介する。 - 特許庁
  • The isolation system 17 has an actively controlled isolation module 23 designed to damp non-acoustic vibrations (vibration having a frequency 50 Hz or less in particular).
    絶縁システム１７は、非音響振動（特に５０Ｈｚ以下の周波数を持つ振動）を減衰させるように設計されている能動的に制御される絶縁モジュール２３を有している。 - 特許庁
  • A temporary element isolation film 45 formed to an element isolation region 13 is removed from the element isolation region 13 for isolating a semiconductor element section 12 formed to the substrate 11, the substrate 11 is heated and treated under the state forming no insulating film in the element isolation region 13 and an interlayer insulating film 41 coating the semiconductor element section 12 while burying the element isolation region 13 is formed.
    基板１１に形成された半導体素子部１２を分離するための素子分離領域１３からその素子分離領域に設けられた仮素子分離膜４５を除去し、素子分離領域１３に絶縁膜が形成されていない状態で基板１１を加熱処理し、その後に半導体素子部１２を覆うとともに素子分離領域１３を埋める層間絶縁膜４１を成膜する。 - 特許庁
  • To attain embedding performance and reduction in channel resistance for an inter-diffusion-layer isolation insulating film in a semiconductor device of a trench gate structure having diffusion layers and an inter-diffusion-layer isolation insulating film partly recessed, formed in a semiconductor substrate.
    半導体基板に形成された拡散層および拡散層間分離絶縁膜の一部がリセスされた溝ゲート構造を有する半導体装置において、拡散層間分離絶縁膜の埋設性とチャネル抵抗の低減を両立する。 - 特許庁
  • In order to prevent the failure in contact formation an element isolation film 2 of a capacitor formation region 3 is dug down by etching in advance before the capacitor 16 is formed, and the capacitor 16 is arranged on the element isolation film 2 dug down.
    コンタクト形成不良を防止するために、キャパシタ１６の形成前にキャパシタ形成領域３の素子分離膜２を予めエッチングにより掘り下げ、このキャパシタ１６は、この掘り下げられた素子分離膜２上に設けられている。 - 特許庁
  • To provide a tower constructing block capable of improving an effect of base isolation by installing a base isolation device having base isolation capacity with the same efficiency in an optional position without being put under the control of an erecting position of a column or the arrangement of footing beams and shapes and sizes of a sturcture.
    柱の立設位置や基礎梁の配置に支配されることなく、また構造物の形状や大きさに支配されることなく、同一性能の免震能力を持つ免震装置を任意の箇所に設置することにより、免震効果を向上させる。 - 特許庁
  • To provide a multi-stage base isolation device which more efficiently and rationally suppresses a tremor that affects a heavy construction and the like at the time of an earthquake and avoids damage and the like of the construction in the multi-stage base isolation device made up of unit base isolation devices and connection members.
    単位免震装置と連結部材からなる多段免震装置において、地震時の重量構造物等に影響を及ぼす揺れをより効率良く合理的に抑制し、構造物の損傷等を回避できる多段免震装置を提供する。 - 特許庁
  • To provide a vibration isolation method and a vibration isolation structure capable of bearing pulling force with fluctuating axial force in the case of earthquake, further lengthening a periodic term of the vibration isolation structure and, at the same time, ensuring twist rigidity to enable the modulus of eccentricity to adjust.
    地震時に変動軸力により引張力を負担することができ、さらに免震構造物の長周期化を図ることができるとともに、ねじれ剛性を確保して、偏心率の調整が可能な免震構法並びに免震構造物を提供する。 - 特許庁
  • The protection circuit 30 short-circuits the secondary side of the rubber-covered isolation transformer 27 when the voltage of the secondary side of the rubber-covered isolation transformer 27 rises higher than a given value during opening of the secondary side due to a break in a cable connected to the secondary side of the rubber-covered isolation transformer 27.
    保護回路30は、ゴム被覆絶縁変圧器27の二次側に接続するケーブルの断線による二次側開放時に、ゴム被覆絶縁変圧器27の二次側の電圧が所定値より上昇すると、ゴム被覆絶縁変圧器27の二次側を短絡させる。 - 特許庁
  • To solve the problem that, since a base isolation foundation of a building is meant for preventing the earthquake from transmitting it to the building, there is a difference in amplitude between a lower foundation placed on the ground and an upper base isolation foundation 2 integrally formed with the building, and thus a positional deviation between a lower foundation 1 and an upper base isolation foundation 2 generates.
    建物の免震基礎は地震の揺れを建物に伝えずらくする為、地面に設置された下基礎（１）と建物と一体の免震上基礎（２）とは振幅の差が有り、地震鎮静後下基礎（１）と免震上基礎（２）の間に位置ずれが生じる。 - 特許庁
  • A first isolation film 117 is formed on one portion of the contact plugs, the remaining contact holes are exposed, a second isolation film 119 for setting a region in which metal lines 122a-122c are formed is formed, and metal lines are formed between the second isolation films.
    それらコンタクトプラグのうちの一部の上に第１隔離膜(117)を形成し、コンタクトプラグの他の残りのものを露出させ、金属配線(122a〜122c)が形成される領域を設定するための第２隔離膜(119)を形成し、その第２隔離膜の間に金属配線を形成する。 - 特許庁
  • To provide a semiconductor device which can control a step between an element isolation area and an element area and secure alignment accuracy without adding any other step in the realization of an isolation trench according to STI(Shallow Trench Isolation) method, and a method for manufacturing the semiconductor device.
    ＳＴＩ法による素子分離溝の実現に際し、何ら新たな工程を追加することなく、素子分離領域と素子領域との段差の抑制、並びに位置合せ精度の確保を併せ図ることのできる半導体装置及びその製造方法を提供する。 - 特許庁
  • To provide a damper for base isolation having excellent durability and used in a base isolation device to protect a building from earthquake and, in particular, a damper for base isolation used when reducing earthquake energy transmitted to the building when earthquake occurs using it together with an isolator for base isolation to prevent a damper main body from hanging down even when repeating deformation when earthquake occurs.
    建築物などを地震から保護するための免震装置等に用いる免震用ダンパ、特に免震用アイソレータと併用して地震発生時に建築物に伝達される地震エネルギーを減少させる場合などに用いる免震用ダンパに係り、地震発生時に変形を繰り返しても、ダンパ本体に垂れが生じることのない耐久性のよいダンパを提供する。 - 特許庁
  • The semiconductor device includes: a semiconductor layer; an element isolation film formed in the semiconductor layer; a semiconductor layer in an active region surrounded by the element isolation film; and a gap, formed on a sidewall portion of the semiconductor layer in the active region which extends in a depth direction, and at boundary between the element isolation film and the active region.
    本発明に係る半導体装置は、半導体層と；前記半導体層中に形成された素子分離膜と；前記素子分離膜によって囲まれたアクティブ領域の半導体層と；前記アクティブ領域の半導体層の深さ方向における側壁部であり、前記素子分離膜との境界部分に形成された空隙部とを備える。 - 特許庁
  • To solve a problem of difficulty in forming an isolation groove in a CISG layer in a manufacturing process of a CIGS thin film solar cell.
    ＣＩＧＳ系薄膜太陽電池の製造過程においてＣＩＳＧ層に分離溝を形成する加工が難しい問題を解消する。 - 特許庁
  • To provide a manufacturing method of a semiconductor device capable of making a semiconductor substrate in a portion separated in an element isolation region low in resistance.
    素子分離領域で分離される部分の半導体基板を低抵抗化することのできる半導体装置の製造方法を提供する。 - 特許庁
  • The base isolation devices are reciprocally mounted in pairs, so as to stop shaking of a building only in one direction, to prevent collapsing.
    又、免震装置を２基ひと組を相互に取り付けすることで建物の一方向だけの揺れを止めることで崩壊を防ぐ。 - 特許庁
  • In a region under the element isolation region 11 in the well 13, a p-type second semiconductor region 24a is formed.
    このウェル１３内の素子分離領域１１下の領域には、ｐ型の第２の半導体領域２４ａを形成している。 - 特許庁
  • After their father Motohide passed away in 1995, Shoko was active with her sister, Junko and brother Motoya almost in isolation from 'Noh gaku' ('Noh' music) world.
    1995年、父・元秀没後は、ほとんど能楽界と隔絶した場で、姉・和泉淳子、弟・和泉元彌の3人で活動していた。 - Wikipedia日英京都関連文書対訳コーパス
  • In the semiconductor device, grooves 2 are formed on the surface of a substrate 1 and silicon oxide film 9 which make groove element isolation are buried in the grooves 2.
    基板１には溝２が形成されており、溝２内に溝型素子分離を成すシリコン酸化膜９が埋め込まれている。 - 特許庁
  • The pattern is arranged in a predetermined region on the insulating film between the planarizing layers in upper position of the active region and the element isolation film.
    それは、活性領域及び素子分離膜の上部位置の平坦化層間絶縁膜上の所定領域に配置される。 - 特許庁
  • The magnetic carrying device are attached to three chambers 2A-2C connected to one another via gate valves 11 in an isolation possible manner for carrying the carriers 13 in the chambers.
    隔離可能でかつゲートバルブ１１でつながる３つのチャンバ２Ａ〜２Ｃに付設され、チャンバ内をキャリア１３を搬送する。 - 特許庁
  • A solid-state imaging device comprises a substrate 101 of a first conductive type and an element isolation insulating film 121 formed in a lattice shape in the substrate.
    第１導電型の基板１０１と、前記基板内に格子状に形成された素子分離絶縁膜１２１とを備える。 - 特許庁
  • The proclamation of war by the Qing Dynasty resulted in the isolation of foreigners and Chinese Christians living in the Qing dynasty.
    清朝の宣戦布告は、清朝内に在住する外国人及び中国人クリスチャンの孤立を意味するも同然であった。 - Wikipedia日英京都関連文書対訳コーパス
  • An erasure gate electrode 54 is formed in the element isolation region 61 while buried in the silicon oxide film 11.
    消去ゲート電極５４は、シリコン酸化膜１１の内部に埋め込まれる態様で、素子分離領域６１内に形成されている。 - 特許庁
  • To prevent sticking of valve rubber of isolation valve contained in a microcomputer gas meter to meter body in a long period closing state and the like.
    マイコンガスメータに内蔵される遮断弁の弁ゴムが、長期間の閉止状態等でメータ本体に貼り付かないようにする。 - 特許庁
  • This isn't quite equivalent to date1 +(-timedelta), because -timedelta in isolation can overflow in cases where date1 - timedelta does not.
    この操作は date1 + (-timedelta) と等価ではありません。 なぜならば、date1 - timedeltaがオーバフローしない場合でも、-timedelta 単体がオーバフローする可能性があるからです。 - Python
  • The pattern is arranged in different predetermined regions on the insulating film between the planarizing layers located in the upper part of the element isolation film.
    それは素子分離膜上部に位置した平坦化層間絶縁膜上の異なる所定の領域にそれぞれ配置される。 - 特許庁
  • To provide a semiconductor device having a trench isolation structure, wherein related to a CMOS integrated circuit, etc., it comprises multiple power source voltage using trench isolation as an element isolation method, both isolation characteristics between NMOS and PMOS at a low power source voltage part and a latch-up resistance of a high power source voltage part are maintained without difficulty in the manufacturing process.
    素子分離方法としてトレンチ分離を用いた多電源電圧を有するＣＭＯＳ集積回路等において、低電源電圧部のＮＭＯＳとＰＭＯＳの分離特性と高電源電圧部のラッチアップ耐性を両立することができると共に、製造工程上の困難性を伴わないトレンチ分離構造を有する半導体装置を提供する。 - 特許庁
  • The invention includes the printed circuit board 110 having at least two portions isolated by an isolation region composed of an internal isolation region and an external isolation region; a semiconductor chip 130 mounted on the printed circuit board; a wire connecting the semiconductor chip and the printed circuit board electrically; and a molding layer 140 arranged in the isolation region.
    内部分離領域及び外部分離領域を含む分離領域によって分離される少なくとも２つの部分を持つ印刷回路基板１１０と、前記印刷回路基板上に実装される半導体チップ１３０と、半導体チップと印刷回路基板を電気的に接続するワイヤと、前記分離領域内に配置されるモールディング層１４０とを有する。 - 特許庁
  • This element isolation insulating film has such a structure where the base 103 of an element isolation insulating film is set larger in width than its upper part 102 or an element isolation insulating film is formed inside a deep groove provided to the base of the element isolation insulating film.
    本発明にかかる素子分離絶縁膜によれば、その底面を通るリーク経路を延ばす構造、すなわち素子分離絶縁膜の底部（１０２，１０３）の幅が上部の幅（１０２）より大きく形成されたものあるいは素子分離絶縁膜の底部に形成されたさらに深い溝（２１０，３０９）内に素子分離絶縁膜（２１３，３１１）を有するものを備えている。 - 特許庁
  • The light incident in the dielectric isolation silicon island 30 having a depth from a surface to a dielectric isolation oxide film 14 of 30 μm is collided to the bottom of the island 30 in which a fine ruggedness is developed and random reflected.
    表面から誘電体分離酸化膜１４までの深さが３０μｍの誘電体分離シリコン島３０内に入射した光は、微小凹凸が現出された島３０の底面に衝突して乱反射する。 - 特許庁
  • To provide a solar cell for acoustic isolation wall which is environment-friendly, and excellent in workability and economical efficiency in such a way that the property of a seal-like amorphous-silicon solar cell module is utilized as the solar cell for the acoustic isolation wall such as highway or the like.
    高速道路等の遮音壁用太陽電池として、シール状アモルファスシリコン太陽電池モジュールの特性を生かし、環境に優しく、作業性、経済性優れた遮音壁用太陽電池を開発する。 - 特許庁
  • In an N well 2 of the semiconductor circuit device, active regions Rtp for PMIS are formed as surrounded by the trench isolation Ris, while in a P well 3, active regions Rtn for NMIS are formed, also being surrounded by the trench isolation Ris.
    半導体回路装置のＮウェル２には、ＰＭＩＳ用活性領域Ｒｔｐが、Ｐウェル３には、ＮＭＩＳ用活性領域Ｒｔｎがそれぞれトレンチ分離Ｒｉｓで囲まれて設けられている。 - 特許庁
  • To provide a vibration isolation rubber capable of being designed so that transmissibility of vibration in a low frequency region of 50 Hz or below, which is hardly removed in a conventional vibration isolation rubber, can be sufficiently designed to 1 or less.
    従来の防振ゴムでは取り除くことが困難とされていた５０Ｈｚ以下の低振動数領域における振動伝達率を充分１以下に設計可能にした新規な防振ゴムに関するものである。 - 特許庁
  • To prevent generating of irregularity in finish of an active region when a large isolation region exists in a semiconductor device with an isolation region which is made flat by a CMP.
    本発明はＣＭＰで平坦化される分離領域を有する半導体装置に関し、大きな分離領域が存在する場合に活性領域の仕上がり状態にばらつきが生ずるのを防止することを目的とする。 - 特許庁
  • Then a contact hole corresponding to the cobalt silicide film is formed in an inter-layer isolation film located to the upper layer, and a p well contact plug is arranged therein and connected to a power wire in the inter-layer isolation film.
    そして、この上層に配置される層間絶縁膜中に、コバルトシリサイド膜に対応するコンタクトホールが形成され、ここにＰウェルコンタクトプラグが配置され、層間絶縁膜中の電源配線に接続されている。 - 特許庁
  • To provide a base isolation bed capable of surely performing base isolation from a shake in an omni-direction of 360° horizontal direction, and capable of providing miniaturization with a wide range of application, and further with a cost reduced to be excellent in handling.
    水平方向３６０°の全方向についてその揺れを確実に免震することができるとともに、小型化が可能で応用範囲が広く、しかも安価で取り扱いに優れた免震台を提供する。 - 特許庁
  • Image data of the first line of each color is stored in the page memory 81 while an isolation distance of adjacent photoreceptor drums, in other words, isolation distance of LED heads for forming latent images onto photoreceptor drums is taken into account.
    各色の第１ラインの画データが、隣り合う感光体ドラムの離間距離、換言すれば、感光体ドラムに静電潜像を形成するＬＥＤヘッドの離間距離を考慮して、画データをページメモリ８１に記憶させている。 - 特許庁
  • To obtain a base isolation effect of a wide frequency band zone by making an absolute liquid face which does not vibrate by the flexible variation of the air pressure of the air chamber, in a floating up and down base isolation method using an air chamber in common.
    空気室を併用した浮体式上下免振方法において、空気室の気圧を柔軟に変化することにより振動しない絶対液面を作り、広い周波数帯域の免振効果を得る。 - 特許庁
  • This base-isolation device is formed by a combination of the laminated rubber support for base isolation set in the central area of a cross section of a post and a vertical visco-elastic vibration damping device set in the outer peripheral region within the same section of the post.
    柱の横断面の中央部に設置された免震用積層ゴム支承体と、同じ柱断面内の外周部位に設置された縦型の粘弾性振動減衰装置との組み合わせから成る。 - 特許庁
  • In the semiconductor device provided with element isolation insulation films which have different depths depending on the locations where they are formed, the decline in the impurity concentration in the semiconductor substrate below the element isolation insulation films can be suppressed by forming a plurality of channel cut layers in the depth direction in one active region.
    形成された場所によって異なる深さを有する素子分離絶縁膜を備えた半導体装置において、一つの活性領域に、深さ方向に複数のチャネルカット層を形成することによって、素子分離絶縁膜下の半導体基板中の濃度の低下を抑制する。 - 特許庁
  • The base isolation materials 4 is set to 0.001 to 0.1 kN/cm in a horizontal spring constant, to 1 to 10 kN/cm in a vertical spring constant, to 10 to 200 mm in the thickness, and to 5 to 90% to the area of the foundation laying area in the total laying area of the base isolation materials 4 in a plan view.
    免震材（４）は、水平バネ定数が０．００１〜０．１ｋＮ／ｃｍ、鉛直バネ定数が１〜１０ｋＮ／ｃｍ、厚さが１０〜２００ｍｍであり、平面視した場合の免震材（４）の総敷設面積が、基礎敷設領域の面積に対して５〜９０％である。 - 特許庁
  • An upper surface of an element isolation layer 23B in the second region is higher than that of an element isolation layer 23A in the first region, and the curvature radius of an upper corner of a charge storage layer 32B in the second region is larger than that of a charge storage layer 43 in the third region.
    第２の領域の素子分離層２３Ｂの上面は、第１の領域の素子分離層２３Ａの上面より高く、第２の領域の電荷蓄積層３２Ｂは、上部の角の曲率半径が、第３の領域の電荷蓄積層４３よりも大きい。 - 特許庁
  • The plurality of charge storage layers 13 are formed in isolation from one another along the surface of the tunnel insulating layer 12.
    複数の電荷蓄積層１３は、トンネル絶縁層１２の表面に沿って互いに離間して形成されている。 - 特許庁
  • To provide a shallow trench element isolation method of a nonvolatile memory, which modifies the negative inclination of a field region in the memory.
    フィールド領域のネガティブ傾斜を改善する不揮発性メモリの浅いトレンチ素子分離方法を提供する。 - 特許庁
  • To provide a method and a system for performing problem determination and fault isolation in a storage area network(SAN).
    ストレージ・エリア・ネットワーク（ＳＡＮ）で問題判別及び障害分離を行うための方法及びシステムを提供。 - 特許庁
  • To dissolve adverse influences on a performance of a MISFET by a stress from a trench isolation in an active region.
    活性領域におけるトレンチ分離からのストレスによるＭＩＳＦＥＴの性能への悪影響を解消する。 - 特許庁
  • To provide a semiconductor device, in which the occurrence of a leakage current at the edge portion of an element isolation insulating film is prevented.
    素子分離絶縁膜のエッジ部でのリーク電流の発生が防止された半導体装置を提供する。 - 特許庁
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 62 63 次へ＞

例文データの著作権について