「In Isolation」を含む例文一覧(3112)

＜前へ 1 2 .... 50 51 52 53 54 55 56 57 58 .... 62 63 次へ＞
  • Subsequently, a lower layer gate insulating film and a lower layer gate electrode are formed in the opening, a second insulating film is formed on the lower layer gate electrode and the upper layer of the first insulating film, a second substrate is laminated on top thereof, and a first semiconductor substrate is ground using the first insulating film in the element isolation region as a stopper.
    次に、開口部内に下層ゲート絶縁膜と下層ゲート電極を形成し、下層ゲート電極および第１絶縁膜の上層に第２絶縁膜を形成し、その上面から第２基板を張り合わせ、素子分離領域の第１絶縁膜をストッパとして第１半導体基板を研磨する。 - 特許庁
  • To restrain the local destruction of a rubber shape elastic layer as much as possible, even under a high bearing pressure and make a horizontal spring constant to nearly constant, regardless of the strain applied to the piled part, in a base isolation structure having a piled part with a rubber shape elastic layer and rigid layer alternately piled in the vertical direction.
    ゴム状弾性層６と剛性層７とが上下方向に交互に積層された積層部５を備えた免震構造体に対して、高面圧下であってもゴム状弾性層６の局所破壊を出来る限り抑えると共に、積層部５に加わるひずみに関係なく水平バネ定数を略一定にする。 - 特許庁
  • Since the etching rate of a SiO2 film 3 for isolation in the n-type well 6, into which both of phosphorus and boron are implanted, is higher than that of the points where either of phosphorus or boron is implanted, a recess or step difference 3a is formed in the SiO2 film 3 during the etching operation of the SiO2 film 4 for protection which becomes positioning patterns 10.
    燐と硼素の双方が注入されるｎ型ウェル６でのアイソレーション用ＳｉＯ_2膜３のエッチングレートは、燐と硼素のいずれかが注入された箇所のそれよりも高くなるので、保護用ＳｉＯ_2膜４のエッチング工程でＳｉＯ_2膜３に位置合わせパターン１０となる窪みないし段差３ａが形成される。 - 特許庁
  • To provide a method for producing the α-chain of hepatocyte growth factor or an N-terminal fragment thereof (NK polypeptide) by expression of a nucleic acid encoding the NK polypeptide in a microbial host cell, isolation of inclusion bodies containing the NK polypeptide in a denatured form, solubilization of the inclusion bodies and regeneration of the denaturated NK polypeptide.
    肝細胞成長因子のα−鎖又はそのＮ末端フラグメント（ＮＫポリペプチド）を、微生物宿主細胞におけるＮＫポリペプチドをコードする核酸の発現、変性型の当該ＮＫポリペプチドを含む封入体の単離、封入体の可溶化、及び変性したＮＫポリペプチドの再生により産生するための方法。 - 特許庁
  • To provide an antenna that suppresses core breakage during manufacturing and breakage due to an impact after installation as the antenna using the core of a magnetic material or dielectric, is easily manufactured, further has wide bandwidth and a high average gain in each frequency band and prevents degradation in a gain by securing isolation from a mounting substrate.
    磁性体や誘電体のコアを用いたアンテナとして、製造時のコアの破損や設置後の衝撃による破損を抑制し、かつ製造が簡易で、さらに各周波数帯において帯域幅が広く且つ平均利得が高く、実装基板とのアイソレーション確保によって利得の低下を防いだアンテナを提供する。 - 特許庁
  • Grooves 2a are formed in device isolation regions in a substrate 1 by dry etching using silicon nitride films 14 and side wall spacers 16 as masks.
    窒化シリコン膜１４とサイドウォールスペーサ１６とをマスクにしたドライエッチングによって、素子分離領域の基板１に溝２ａを形成した後、窒化シリコン膜１４の側壁のサイドウォールスペーサ１６を除去し、次いで、基板１を熱酸化することによって、活性領域の周辺部の基板１の表面をラウンド加工し、凸状の丸みが付いた断面形状とする。 - 特許庁
  • The CMOS image element includes a semiconductor substrate including an element isolation region and an active region, plural gate electrodes formed at predetermined portions in the active region, and a gate electrode contact for transferring external signals to a predetermined portion in the active region, and the gate electrode contact overlaps the active region.
    素子分離領域及びアクティブ領域を含む半導体基板、前記アクティブ領域の所定部分に形成される複数のゲート電極、及び前記ゲート電極それぞれに外部信号を伝達するゲート電極コンタクトを含み、前記ゲート電極コンタクトは、アクティブ領域とオーバーラップされるように形成されるＣＭＯＳイメージ素子。 - 特許庁
  • The semiconductor substrate 10 provided with element isolation grooves is coated with a hydrogenation polysilazane solution containing a dibutyl ether with a butanol concentration of 30 ppm or less and a hydrogenation polysilazane dissolved in the dibutyl ether, so as to form a hydrogenation polysilazane film 15, which is oxidized in an atmosphere containing vapor to make a silicon dioxide film 11.
    素子分離溝が設けられた前記半導体基板１０上に、ブタノール濃度が３０ｐｐｍ以下のジブチルエーテルと、ジブチルエーテルに溶解された過水素化ポリシラザンとを含有する過水素化ポリシラザン溶液を塗布して、過水素化ポリシラザン膜１５を形成し、水蒸気を含む雰囲気中で酸化して二酸化シリコン膜１１とする。 - 特許庁
  • To reduce risk of damaging an isolator protective device itself by its tensile force, while inexpensively realizing the isolator protective device for protecting an isolator by reducing the tensile force in the vertical direction acting on the isolator, in a base isolation device of interposing the isolator between a foundation and a structure on the foundation.
    基礎と該基礎上の構造物との間にアイソレータを介在させる免震装置において、アイソレータに作用する上下方向の引っ張り力を低減させてアイソレータを保護するアイソレータ保護装置を低コストに実現しつつ、その引っ張り力でアイソレータ保護装置自体が損傷してしまう虞を低減させる。 - 特許庁
  • To provide a wavelength multiplexed light coupler that has a high isolation and that can be used for separation of multi-wavelength of three or more wavelengths, in an optical coupler in which a bandpass filter is inserted between a double-core collimator composed of two optical fibers and a collimator lens and a single-core collimator composed of one optical fiber and a collimator lens.
    ２本の光ファイバとコリメートレンズからなる２芯コリメータと１本の光ファイバとコリメートレンズからなる単芯コリメータの間にバンドパスフィルタを挿入した光カプラにおいて、高いアイソレーションを有し、３波長用以上の多波長の分離に用いることができる波長多重光カプラを提供する。 - 特許庁
  • The method of fabricating the duplexer utilizing an air-gap type FBAR includes the steps of: fabricating a first substrate part in which a plurality of layered resonance parts are formed; fabricating a second substrate part in which a plurality of air gaps and an isolation part formed therebetween are produced; and bonding the first substrate part and the second substrate part.
    このエアギャップ型ＦＢＡＲを利用したデュプレクサの製造方法は、積層共振部が複数製作された第１基板部の製造段階、複数のエアギャップおよびその間に形成されたアイソレーション部が製作された第２基板部の製造段階および第１基板部と第２基板部を接合させる段階を含む。 - 特許庁
  • By making the upper part of the isolation door 7a fire prevention door for specific pressure relief part, and making the lower part a water door constituting a water proof part, damage region in fire and overflow water is restricted and the room is kept in proper temperature and pressure even during a steam line break.
    また、隔離用扉７の上部を特定圧力開放部13に防火扉として、下部を水密性部12に構成して水密扉とすることにより、火災および溢水時に損傷範囲を限定するとともに、上部のブローアウト機能から、蒸気配管破断時においても室を適切な温度，圧力に保つことができる。 - 特許庁
  • To provide the connection part structure of a column and a wall in a base-isolation building capable of absorbing the relative displacement difference of all directions produced between the column and the wall at the time of an earthquake and preventing breakage of a wall by making design excellent without any need for forming a slit in the intermediate part of the wall.
    壁の中間部にスリットを形成する必要が無く、よって意匠性に優れるとともに、地震時に柱と壁との間に生じる全方向の相対変位差を吸収することができて壁の破壊を防ぐことが可能となる免震建築物における柱と壁との取合い部構造を提供する。 - 特許庁
  • Since the lower frame 6 is displaced with respect to the cylindrical body 14 through the slide plate 19 by displacement of the guide devices 10 when the guide rail 2 is inclined due to earthquake in a section where the base isolation device is arranged in the building, abnormal load does not act on the car frame 8 and the occurrence of abnormality of the guide device 10 is prevented.
    これにより、建物の免震装置の配置箇所で地震による案内レール２の傾斜時に、案内具１０の変位により摺動板１９を介して下枠６が筒体１４に対して変位するので、かご枠８に異常負荷が作用せず案内具１０の異常発生を防止する。 - 特許庁
  • A solid-state imaging device comprises: a plurality of photodiodes PD that are provided in a substrate 15 and each have a semiconductor region 17 of a first conductivity type; and an element isolation region 19 that is provided in the substrate 15, is composed of semiconductor regions of a second conductivity type, and isolates the plurality of photodiodes PD.
    固体撮像装置は、基板１５内に設けられ、かつ第１導電型の半導体領域１７をそれぞれが有する複数のフォトダイオードＰＤと、基板１５内に設けられ、かつ第２導電型の半導体領域から構成され、かつ複数のフォトダイオードＰＤをそれぞれ分離する素子分離領域１９とを含む。 - 特許庁
  • In the semiconductor device 1 hybridly mounted with a logic transistor 10 and a high breakdown voltage transistor 20, an isolation film with an opening region 28, whose outer circumference is formed thick is formed on a low-concentration drain region 24b formed in an Si substrate 2, on both sides of a gate electrode 22 of the high breakdown voltage transistor 20.
    ロジックトランジスタ１０と高耐圧トランジスタ２０が混載された半導体装置１において、高耐圧トランジスタ２０のゲート電極２２両側のＳｉ基板２内に形成された低濃度ドレイン領域２４ｂ上に、外周部が厚く形成された開口領域２８を有する絶縁膜を形成する。 - 特許庁
  • To realize an isolation method of a semiconductor layer which can isolate a semiconductor layer well from a base material in a post-process without peeling of a semiconductor layer from a base material in the middle of a manufacturing process, a manufacturing method of a semiconductor substrate wherein it is used, and a manufacturing method of a semiconductor device.
    製造工程の途中において基体から半導体層が剥離することなく、かつ後工程において基体から半導体層を良好に分離することができる半導体層の分離方法、並びにそれを用いた半導体基板の製造方法および半導体装置の製造方法を提供する。 - 特許庁
  • In this pipe joint for base isolation, composed by continuously connecting the flexible pipe 5 formed of a flexible material having extensibility and bendability, to respective openings 2 and 4 of a pair of pipes 1 and 3 arranged oppositely to each other, a pipe inside surface 5 m of the flexible pipe 5 is formed into a state having recessed parts M in the circumferential direction.
    伸縮性及び屈曲性を有する可撓材から成る可とう管５が、対向配置される一対の配管１，３それぞれの開口部２，４に連通接続されて成る免震用配管継手において、可とう管５の管内面５ｍが周方向で凹凸Ｍを有する状態に形成されている。 - 特許庁
  • In the case that amplitude and phases of two systems of input signals are deviated from a mixing condition of the power mixer 18 due to amplitude and phase deviation in outputs of power amplifiers 16, 17, a high frequency power produced at the isolation terminal 5 can be regenerated to a DC power by a rectifier circuit 20.
    電力増幅器１６および１７の出力の振幅および位相偏差により、二系統の入力信号の振幅，位相が電力合成器１８の合成条件からずれた場合、アイソレーション端子５に発生した高周波電力は、整流回路２０により直流電力として回収することができる。 - 特許庁
  • To provide a process for spin-on depositing a silicon dioxide-containing film under oxidative conditions for gap-filling in high aspect ratio features for shallow trench isolation used in memory and logic circuit-containing semiconductor substrates, such as, silicon wafers having one or more integrated circuit structures contained thereon.
    記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。 - 特許庁
  • A spindle 21 for an angle detector for achieving a sensor tilt angle detecting function is disposed in an air chamber 20 for ultrasonic sensor audio isolation, and a tilt angle detecting circuit 22 is connected to a thermistor 15 for a temperature sensor in parallel, and is integrally formed to a terminal plate 16 of an ultrasonic sensor circuit.
    センサ傾斜角度検出機能を実現するための角度検出器用の錘２１は、超音波センサ音響アイソレーション用の空気室２０内に設けられ、傾斜角検出回路２２は温度センサ用のサーミスタ１５と並列接続されるとともに超音波センサ回路の端子板１６に一体化して形成されている。 - 特許庁
  • A load supporting area formed by the laminated rubbers 14a, 14b between the plates 12 is expanded successively in the horizontal direction from the upper layer portion to the lower layer portion, and thus, the position of center of gravity of the input load is not deviated from an effective load supporting area even when the upper layer portion of the base isolation device is largely displaced in the horizontal direction.
    各プレート１２間の積層ゴム１４ａ，１４ｂにより形成される荷重支持領域が上層部から下層部に向かって順次水平方向に拡大しているため、免震装置の上層部が大きく水平変位しても、入力荷重の重心位置が荷重支持有効領域から外れることはない。 - 特許庁
  • This base isolation anchor bolt 1 has an embedding part 2 embedded in a foundation 30, and a male screw 3 having a tip projected from a sill 40 and screwed to a fastening nut 5; and is constituted by integrally arranging a spring 4 capable of absorbing the energy of earthquake motion in an intermediate part between the embedding part 2 and the male screw 3.
    免震アンカーボルト１は、基礎３０に埋め込まれる埋め込み部２と、先端部分が土台４０より突出して締付ナット５と螺合する雄ねじ部３とを有し、埋め込み部２と雄ねじ部３との中間部分に、地震動のエネルギを吸収可能なスプリング部４を一体的に設けた構成である。 - 特許庁
  • The base isolation structure for apparatus includes, between an upper plate which an apparatus is placed on and a lower plate as a base part, a centripetal mechanism for specifying the position of an apparatus in a steady state, a brake mechanism for regulating lateral shifts of the placed apparatus in the steady state, and a moving quantity limiting mechanism for coupling the upper plate and the lower plate together and limiting separation therebetween.
    装置を積載する上部プレートと基礎部分となる下部プレートとの間に、定常時に装置の位置を規定する求心機構と、定常時に前記の積載装置のずれを規制するブレーキ機構と、前記の上部プレートと下部プレートとを連結してその乖離を制限する移動量制限機構とを設ける。 - 特許庁
  • In a sound isolation vibration damping metal member, a flocked material 41 is formed on the inner wall surface 21 thereof by means of static electricity flocking, in regard to steel pipes such as round tubes 11, rectangular tubes 12, and polygonal tubes or metal members such as C-shape steel 13 to be used for a pallet 61 or a wall face structure 71 of construction member.
    パレット６１あるいは建築用部材の壁面構造体７１に使用する丸管１１、角管１２、多角管などの鋼管類もしくは例えばＣ型鋼１３などの金属製部材において、金属製部材の内壁面２１に静電植毛による植毛材４１を形成した防音・制振金属製部材。 - 特許庁
  • The semiconductor device 100 includes a substrate (102) having recesses formed in the surface, and an element isolation insulating film 105 including a first oxide film 106 which is formed in the recess 103 of the substrate, and a second oxide film 108 which is formed on the first oxide film 106 and having film density different from that of the first oxide film 106.
    半導体装置１００は、表面に凹部が形成された基板（１０２）と、基板の凹部１０３に形成された第１の酸化膜１０６と第１の酸化膜１０６上に形成され、第１の酸化膜１０６と膜密度が異なる第２の酸化膜１０８とで構成された素子分離絶縁膜１０５と、を含む。 - 特許庁
  • In normal condition, the total weight of the building 5 and the bed slab 2 ensures stability against lateral wind pressure and, in earthquake when the foundation 1 is subjected to strong horizontal earthquake power, the bed slab 2 and the building 5 are horizontally slid on the foundation 1 via the sand 3 to relief earthquake power and thus show base isolation effect.
    平時において建物５と底盤２との重量で横方向の風圧に対しても安定状態が保たれ、地震時においては基礎１が強い水平方向の地震力を受けたら、砂３を介して底盤２及び建物５が基礎１に対して水平滑りが起こり、地震力を逃して免震効果を得る。 - 特許庁
  • In the base isolation device 10, local shear strain is inhibited and durability is improved even if bidirectional independent exciting forces mutually crossing act in the plane crossing the axial direction at right angle by partially pasting a rubber reinforcement layer 11 having the elastic coefficient higher than that of a rubber layer 1 on a radially outside of a laminated body 4.
    免震装置において、積層体４の半径方向外側に、ゴム層１より高い弾性係数を有するゴム強化層１１を部分的に貼り付けることにより、軸方向と直行する面内で互いに交差する２方向の独立した加振力が作用しても局部剪断歪を抑え耐久性を向上させる。 - 特許庁
  • On March 3 (March 31), Perry landed in Yokohama Village of Musashi Province in Kanagawa (present-day Yokohama City, Kanagawa Prefecture), where a 12-article treaty between the United States of America and the Empire of Japan was signed (the Treaty of Kanagawa), that is, the agreement between Japan and the United States became official, and Japan's 200 years of national isolation that stretched back to the regime of Iemitsu TOKUGAWA came to an end.
    3月3日（3月31日）、ペリーは約500名の兵員を以って武蔵国神奈川の横浜村（現神奈川県横浜市）に上陸し、全12箇条に及ぶ日米和親条約（神奈川条約）が締結されて日米合意は正式なものとなり、徳川家光以来200年以上続いてきた、いわゆる鎖国が解かれた。 - Wikipedia日英京都関連文書対訳コーパス
  • The military doctrine of the offensive operations was stated which were to beware of foreign countries where conflicts occurred after avoiding international isolation, to endeavor to have an advantage in the war with a close alliance while preventing the enemy countries from uniting, and to defeat the enemies in a foreign country and bring the war a rapid end.
    また国際的な孤立を回避した上で対立がもっとも激しい外国に対しては警戒し、敵国が結合することを防ぎながら同盟を密接にして戦争遂行で優位に立つように努め、敵を海外において撃破して速やかに終結するという攻勢作戦の軍事ドクトリンが述べられている。 - Wikipedia日英京都関連文書対訳コーパス
  • This method includes selective isolation of peptides (NHNR peptides) containing both no arginine and no histidine from all the proteins, and measurement of a relative concentration of one or several proteins in different samples, based on an area ratio estimated theoretical spectra of the NHNR peptides labelled with different isotopes in the respective samples.
    この方法は、アルギニンもヒスチジンも含まないペプチド（ＮＨＮＲペプチド）のすべてのタンパク質からの選択的単離と、各試料中の異なるアイソトープで標識されたＮＨＮＲペプチドの推定理論的スペクトルの面積の比から、異なる試料中の１つまたは数個のタンパク質の相対的濃度の測定とを含む。 - 特許庁
  • Base-isolation supports 24 are provided in positions on a predetermined imaginary arc 30 drawn within an imaginary vertical plane and are each oriented in a direction such that its axis 28 passes through the point of intersection between a vertical axis 32 passing through the center 31 of the imaginary arc 30 and the imaginary arc 30.
    免震支承２４を、仮想鉛直平面内に描かれる所定の仮想円弧３０上に位置するようにそれぞれ設けるとともに、免震支承２４を、その中心軸線２８が、仮想円弧３０の中心３１を通る鉛直軸３２と仮想円弧３０との交点を通るような向きに配置した。 - 特許庁
  • To provide a method for forming an element isolation film of a semiconductor element in which, since a smiling atmosphere is precluded from occurring at the edge of a tunnel oxide film formed in a semiconductor substrate and the upper corner of a trench can be formed round, the reliability of the process and electric characters of the element can be enhanced.
    半導体基板に形成されたトンネル酸化膜の縁部にスマイリング現象が生じることを防止するとともにトレンチの上部コーナーを丸く形成することができるため、その結工程の信頼性及び素子の電気的な特性を向上させることが可能な半導体素子の素子分離膜の形成方法。 - 特許庁
  • In the process for fabricating a semiconductor device by forming a shallow trench isolation (STI) 12 on a silicon substrate 11 and forming a gate insulation film covering the corner part of the STI 12 in a region isolated by the STI 12, fluorine ions are implanted into a gate electrode 15 and diffused to the gate insulation film 14.
    シリコン基板１１上にシャロートレンチアイソレーション（ＳＴＩ）１２を形成し、このＳＴＩ１２で分離された領域にＳＴＩ１２のコーナー部を覆うゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート電極１５にフッ素イオンを注入し、該フッ素イオンをゲート絶縁膜１４に拡散させる。 - 特許庁
  • The device further includes a means (for example, short-circuiting protection module including a fuse or current sensor circuit, and an electric isolation switch) for isolating anyone of the sensor cell groups from the related bus line, in response to the fact that the anyone out of the large number of finely machined sensor cells in anyone of the sensor cell groups is short-circuited to grounding.
    更に、いずれか１つのセンサ・セル群の多数の微細機械加工したセンサ・セルの内のいずれか１つがアースに短絡されたことに応答して、該センサ・セル群をその関連した母線線路から隔離する手段（例えば、ヒューズ、又は電流センサ回路と電気隔離スイッチとを含む短絡保護モジュール）が設けられる。 - 特許庁
  • Shielding layers 17-1, 17-2, 17-3, etc., are arranged in the element isolation regions in such a manner that their bottom portions are lower than the channel regions and their upper portions are higher than at least the main surface of the semiconductor substrate to provide electric and magnetic shield between their storage layers and channel regions of adjacent memory cells.
    上記素子分離領域内には、下部がチャネル領域よりも低く、上部が少なくとも半導体基板の主表面よりも高い位置に形成され、隣接するメモリセルの電荷蓄積層とチャネル部分との間を電気的及び磁気的に遮蔽するシールド層１７−１，１７−２，１７−３，…が設けられている。 - 特許庁
  • Gate length after etching is made uniform in the wafer plane by controlling the wafer processing direction when the underlying structure of the gate electrode is formed according to a model expression of gate dimensions (or controlling dose for every shot at the time of resist transfer formation in an exposure device while taking account of the underlying structure of isolation).
    すなわち、ゲート寸法のモデル式にしたがいゲート電極の下地構造形成時のウエハ処理方向を制御（または素子分離等の下地構造を考慮して露光装置においてレジスト転写形成時にショット毎にドーズ量を制御）することで、エッチング加工後のゲート長をウエハ面内で均一化する。 - 特許庁
  • To provide a base-isolating device for a lightweight structure, whose trigger function prevents any action on horizontal displacement caused by a wind load, daily life vibrations, traffic vibrations or the like in normal times and which exerts excellent base isolation performance only on earthquake motion.
    通常時の風荷重、生活振動あるいは交通振動などによる水平変位に対してはトリガー機能の働きにより何ら作用せず、地震動に対してのみ優れた免震性能を発揮する軽量構造物用免震装置を提供すること。 - 特許庁
  • A positive pressure isolation valve 31 having a valve element 37 communicating and blocking the intake passage 27 and a negative pressure chamber 20 and its driving mechanism 42 is installed in negative pressure piping 22 introducing negative pressure of the intake passage 27 into the negative pressure chamber 20 of the lock mechanism 18 of the regulator 5.
    レギュレータ５のロック機構１８の負圧室２０に吸気管路２７の負圧を導入する負圧配管２２に、吸気管路２７と負圧室２０とを連通・遮断する弁体３７とその駆動機構４２とを有する正圧遮断弁３１を設置した。 - 特許庁
  • A sound isolation case 1d for installing the microphone 3 is provided on the rear face side of the casing 1a where the openings 1c are provided, and the microphone 3 is fixedly housed in the installation case 1d with a voice collecting surface 3a facing the openings 1c.
    筐体１ａの裏面側であって、開口１ｃが設けられた部分には、マイク３を設置するための遮音ケース１ｄが設けられ、マイク３は、集音面３ａを開口１ｃに向けた状態でこの設置ケース１ｄ内に固定して収納されている。 - 特許庁
  • To provide a polishing pad wherein a global step is small and the number of dusts to a wafer is small, and a polishing device and a polishing method using it in a polishing pad for mechanically flattening the surface of an isolation layer or a metallic wiring formed on a silicon substrate.
    シリコン基板の上に形成された絶縁層または金属配線の表面を機械的に平坦化するための研磨パッドにおいて、グローバル段差が小さく、ウェハへのダスト数が少ない研磨パッド、およびこれを用いた研磨装置、研磨方法を提供する。 - 特許庁
  • In a photolithography process, element isolation formation of a thin film semiconductor layer and formation of the video signal wiring and drain electrode are achieved simultaneously through single-time photolithography by using a photomask capable of modulating an exposure light quantity of a channel region of a thin film transistor element.
    その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と、映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で、同時に形成する。 - 特許庁
  • By this constitution, when the ink cartridge is detached after mounted on the recording head, even if the hole 9 is made in a seal film, the ink supply port 4 is covered with the isolation member to isolate the ink chamber 3 from the outside and, therefore, the evaporation of ink can be prevented.
    これにより、記録ヘッドに装着後にインクカートリッジを取り外したときは、前記隔離部材によりシール膜に孔９があけられていてもインク供給口４を覆ってインク室３を外部と隔離することができるので、インクの蒸発を防止できる。 - 特許庁
  • In order to solve a problem of a contact open area and a problem of a semiconductor substrate damage occurring at the time of linking the polysilicon layer for plug with the semiconductor substrate, the element isolation film and the gate line are formed after forming the polysilicon layer for plug on the semiconductor substrate.
    プラグ用ポリシリコン層と半導体基板を連結するとき発生するコンタクトオープン面積の問題と半導体基板損傷の問題を解決するため、半導体基板上にプラグ用ポリシリコン層を形成したあと素子分離膜とゲートラインを形成する。 - 特許庁
  • To provide a high frequency signal processing circuit which can entirely be configured at low cost capable of attaining the compatibility between a compact switch circuit and a high isolation characteristic in case that a branching filter circuit separates a received signal into a high frequency signal and a low frequency signal to switch them.
    分波回路により受信信号を高域側信号と低域側信号とに分離してスイッチングを行なう際に、スイッチ回路のコンパクト化と高アイソレーション特性とを両立でき、しかも全体を安価に構成できる高周波信号処理回路を提供する。 - 特許庁
  • An n-side electrode 5 is closely arranged to a plurality of LEDs 10 (four LEDs in Figure 1), and an element isolation region 15 is formed so that the four LEDs 10 and the n-side electrode 5 are surrounded to form an n-type semiconductor block 11.
    複数（図１では４つ）のＬＥＤ１０に対してｎ側電極５を近接配置させ、この４つのＬＥＤ１０とｎ側電極５とを囲むように素子分離領域１５を形成して複数（図１では４つ）のｎ型半導体ブロック１１を形成する。 - 特許庁
  • In base isolation piping, universal expansion joints 24, 28 as the piping connecting direction displacement/telescopic joints are used so that the inserting member C side constituting the universal expansion joints 24, 28 is located on the upstream side further from the inserted member D side.
    免震配管において、配管接続方向変位・伸縮可能継手としてのユニバーサル・エキスパンション・ジョイント２４、２８を、ユニバーサル・エキスパンション・ジョイント２４、２８を構成する挿嵌部材Ｃ側を、被挿嵌部材Ｄ側よりも、上流側に位置するように使用する。 - 特許庁
  • To obtain a joint device for a ceiling capable of absorbing the quakes of left-right buildings even when the buildings are quaked largely in the different horizontal directions and longitudinal directions and capable of being used even when the ceiling joint section of a vibration isolation building or the like is covered.
    本発明は左右の建物が異なる左右方向および前後方向に大きく揺れ動いても、その揺れ動きを吸収することができ、免震ビル等の天井目地部を覆う場合にも使用することができる天井用目地装置を得るにある。 - 特許庁
  • The method of manufacturing the semiconductor optical integrated device 1 forms a shape retaining layer 31 consisting of InP with p-type conductivity on the surface of a contact layer 16 consisting of InGaAs in performing the wet etching for forming an element isolation part 32.
    半導体光集積素子１の製造方法では、素子分離部３２を形成するためのウェットエッチングを行うにあたり、ＩｎＧａＡｓからなるコンタクト層１６の表面に、導電型がｐ型のＩｎＰからなる形状保持層３１を形成している。 - 特許庁
  • In the biological fluid preparative isolation apparatus, an absorptive storage layer 3 for absorbing the permeated biological fluids is provided at the downstream side of the filter 1 for biological fluid fractionation at permeation.
    親水性基を有するモノマーを含む配合液を重合および架橋してなる含水性高分子で形成されたフィルタ１からなり、その生体液透過性が前記含水性高分子の飽和含水率を調整することにより設定されている生体液分画用フィルタとする。 - 特許庁
＜前へ 1 2 .... 50 51 52 53 54 55 56 57 58 .... 62 63 次へ＞

例文データの著作権について