「In Isolation」を含む例文一覧(3112)
＜前へ 1 2 .... 53 54 55 56 57 58 59 60 61 62 63 次へ＞- As the inductance component from the ground conductive layer 12 to the ground conductor of the exterior electric circuit can be neglected and an LC resonance caused by a capacitance component between the surface acoustic wave filter 17 and the package can be reduced, then attenuation quantity in a blocking area turned into a high frequency and a deterioration in an isolation between input/output lines 13 and 13 can be improved.
接地導体層12から外部電気回路の接地導体までのインダクタンス成分を削除することができ、弾性表面波フィルタ素子17およびパッケージが持つキャパシタンス成分とのＬＣ共振を抑制することができるので、高周波化した阻止域における減衰量および入出力配線13・13間のアイソレーションの劣化を改善できる。 - 特許庁 - To provide a semiconductor device constituted so that a SOG (spin on glass) film is used in an element isolation region, and the degradation of junction leak characteristics due to formation of dislocation in an active region is suppressed when forming a transistor employing a LDD (Lightly doped drain), and a method of manufacturing the same.
素子分離領域にＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜を用いる構成で、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を採用するトランジスタを形成する場合に、活性領域に転位が形成されて接合リーク特性が悪化するのを抑制することができる構成の半導体装置及びその製造方法を提供する。 - 特許庁 - In the ion trap type mass spectrometer, in order to maintain measurement conditions constant, a relation between the peak position of detected ions and a DA converter input which generates a ring voltage at the time is detected, and then, the above relation is used for calibration of a DA converter input which generates a ring voltage at the timing of ion trapping, isolation and collision-dissociation.
イオントラップ型質量分析計において、測定条件を一定に保つため、検出されるイオンのピーク位置とそのときリング電圧を発生させるＤＡコンバータ５への入力値の関係により、その後のイオン取り込み、アイソレーション、衝突解離時のタイミングにおいてリング電圧を発生させるＤＡコンバータ入力値を較正する。 - 特許庁 - An N type epitaxial layer 10 is formed on P type semiconductor substrates 8, 9 and a P type internal isolation region 1 is made through the N type epitaxial layer 10 in the center of the P type semiconductor substrate 8 until the bottom thereof reaches the P type semiconductor substrate 9 in order to separate the N type epitaxial layer 10 into inner and outer regions.
Ｐ型半導体基板８，９上にＮ型エピタキシャル層１０を形成し、Ｎ型エピタキシャル層１０を貫通して底部がＰ型エピタキシャル装置９まで達する状態にＰ型半導体基板８の中央部付近にＰ型の内部分離領域１を設け、Ｎ型エピタキシャル層１０を内側領域と外側領域とに分離する。 - 特許庁 - To provide an abrasive and a method of polishing a substrate, which can efficiently perform removal of an excessively formed film layer and planarization of a silicon oxide film and an embedded film of a metal or the like with high-level quality and with easy process control in a recess CMP technology such as for shallow trench isolation formation and for embedded metal wiring formation and in a planarization CMP technology for an interlayer insulation layer.
シャロー・トレンチ分離形成、金属埋め込み配線形成等のリセスＣＭＰ技術及び層間絶縁膜の平坦化ＣＭＰ技術において、酸化珪素膜、金属等の埋め込み膜の余分な成膜層の除去及び平坦化を効率的、高レベルに、かつプロセス管理も容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁 - A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.
半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁 - The mesa isolation monolithic light emitting diode comprises an emission layer 14 formed on a substrate 11, and a stopper layer 15 provided on the emission layer 14 wherein intersecting mesa etching trenches are provided in the side of the stopper layer 15 opposite to the substrate and a light emitting part is isolated into a plurality of parts arranged in one or a plurality of rows.
少なくとも基板１１上に積層された発光層１４と、該発光層１４上に設けられたストッパー層１５とを有し、該ストッパー層１５の基板とは反対側の表面側に相交差するメサエッチング溝を設け、該メサエッチング溝により発光部を一列配置ないしは複数列配置に並ぶように複数個に分離させる。 - 特許庁 - In addition, by making an isolation distance between the light emission elements in one set, it is possible to shorten a distance required to mix colors of light rays emitted from the respective light emission elements, and to closely arrange a cover such as a diffusive plate covering the light emission elements to the light emission elements, so as to achieve a thin-type lighting device.
また、１つの組内の発光素子同士の離隔寸法を小さくすることにより、それぞれの発光素子から発せられる光の色が混ざるのに必要な距離を短くすることができ、発光素子を覆う拡散板などのカバーを発光素子に近づけて配置することができ、薄型の照明装置を実現することができる。 - 特許庁 - To provide a transistor of semiconductor device in which a channel region is formed on a sidewall of an active region that protrudes above a device isolation film, and a contact to a landing plug is extended to the sidewall in the direction of the major axis of the protruding active region to improve short channel effect as well as to reduce contact resistance, and to provide a method of manufacturing the same.
チャンネル領域を素子分離膜の上部に突出された活性領域の側壁に形成し、ランディングプラグとのコンタクトを突出した活性領域の長軸方向の側壁まで拡張してショートチャンネル効果を改善し、コンタクト抵抗を減少させることができる半導体素子のトランジスタおよびその形成方法を提供する。 - 特許庁 - To correct a phase generated by a mechanical characteristic of an isolation amplifier or the like used for detecting a potential, and to allow accurate measurements, by controlling mutually an amplitude and a phase between two direct digital synthesizers (DDSs) to bring the potential in a reference potential point to a minimum, using the two direct digital synthesizers (DDSs), in a spectrum forcible polarization survey device.
スペクトル強制分極探査装置において、二つのダイレクトデジタルシンセサイザを用い、基準電位点の電位が最小になるように、ＤＤＳ間の振幅と位相を相互に制御することにより電位検出のため用いたアイソレーションアンプ等の機械的特性によって生じた位相の補正を可能とするとともに、高精度な計測を可能とする。 - 特許庁 - An underground burial structure of a culvert comprises a culvert 1 buried underground and vibration isolation walls 10 and 20 disposed adjacent to the culvert and along the culvert in a first vibration transmitting route from a first vibration generating source to the culvert and/or in a second vibration transmitting route that transmits resonance vibration of the culvert to an exterior.
カルバートの地中埋設構造は、地中に埋設されたカルバート１と、第１の振動発生源からカルバートまでの第１の振動伝達経路内および／または前記カルバートで共振した振動が外部へ伝達する第２の振動伝達経路内においてカルバートに近接してかつカルバートに沿うようにして配置された防振壁１０、２０とを備える。 - 特許庁 - The anode for a dye-sensitized solar battery is provided at least with: a resin substrate 11; and a transparent conductive film 12 and a porous layer 13 laminated in this order on one side 11a of the resin substrate 11, and each of a plurality of resin particles 14 are arranged in isolation between the transparent film 12 and the porous layer 13.
樹脂基板１１と、樹脂性基板１１の一面１１ａ側に、順に重ねて配される透明導電膜１２と多孔質層１３を少なくとも備えた色素増感型太陽電池の負極電極であって、樹脂粒子１４が複数、透明導電膜１２と多孔質層１３との間にそれぞれ孤立して配される。 - 特許庁 - Current capacity of the FET at a high frequency signal input side is made greater than current capacity of the FET at a high frequency signal output side in the FETs of the multi-stage configuration to improve the maximum input power and the gate width of the FET at the high frequency signal output side is made to be narrower to prevent deterioration in the isolation characteristics.
多段化したＦＥＴのうち、高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。 - 特許庁 - To provide a bread yeast obtainable easily and stably in a simple way through solving the problem that, in developing bread yeast, conventional methods including method of isolation from natural products, mutation treatment method for conventional strains and cross breeding method for conventional strains have required much labor and time, and to provide a method for producing the bread yeast.
パン酵母の開発に際し、従来の方法、すなわち天然物からの分離法、従来菌株の変異処理法、従来菌株同士の交雑育種法などが多大な人手と時間とを要するという問題の解決、即ち、容易にかつ単純な方法により、安定的に取得できるパン酵母とその製造方法を提供すること。 - 特許庁 - A high-concentration n-type diffusion layer 116 is formed in an isolation region 115 to reduce collector currents flowing through a parasitic npn transistor 102, thereby providing the drive circuit and the data line driver which improves resistance to noises between adjacent terminals while inhibiting an increase in a chip size, using a normal CMOS process.
分離領域１１５に高濃度Ｎ型拡散層１１６を設けることにより、寄生ＮＰＮトランジスタ１０２のコレクタ電流を削減することができるので、通常のＣＭＯＳプロセスを用いて、チップサイズを抑制しながら隣接端子間のノイズに対する耐性を向上することのできる駆動回路およびデータ線ドライバを提供することができる。 - 特許庁 - The manufacturing method comprises reacting a carbonyl compound with a vinylsilane compound in an aprotic solvent in the presence of a Lewis base catalyst and directly desilylating the reaction solution containing a fluorine-containing unsaturated silyl ether compound represented by formula (1) or desilylating the compound after purification and isolation to obtain a fluorine-containing unsaturated alcohol derivative represented by formula (2).
非プロトン性溶媒中、ルイス塩基触媒存在下、カルボニル化合物をビニルシラン化合物と反応させて、一般式（１）で示される含フッ素不飽和シリルエーテル化合物を含有する反応液を直接脱シリル化、または精製分離した後に脱シリル化して、一般式（２）で示される含フッ素不飽和アルコール誘導体を得ることを特徴とする製造方法。 - 特許庁 - To provide a technique for constructing a new beam and a new slab with high quality reliably integrated with an existing floor even in work for reinforcement at the underfloor side and performing safe reforming work such as base isolation or earthquake-proof reinforcement for an underfloor portion while keeping an overfloor portion around a column leg portion of an existing structure in an usable condition.
床下側からの補強工事であっても、既存床と確実に一体化した高品質の新設梁及び新設スラブを施工でき、既存構造体の柱脚部周辺の床上部分を使用可能な状態にしておきながら、その床下部分に免震化、耐震補強などの改築工事を安全に行うことができる工法を提供する。 - 特許庁 - A step of manufacturing the semiconductor device 100 includes a step of forming a pair of electrode groups 24 and 16 which are connected with a main electrode on the surface of the semiconductor multilayer portion 11 in the element region 100a, and a step of forming a sputter layer 12 on the surface of the semiconductor multilayer portion 11 in the element isolation region 100b by using a sputtering method.
半導体装置１００は、素子領域１００ａ内の半導体積層部１１の表面に、主電極に接続する一対の電極群２４，１６を形成する電極群形成工程と、素子分離領域１００ｂ内の半導体積層部１１の表面に、スパッタ法を用いてスパッタ層１２を形成するスパッタ工程を備えている。 - 特許庁 - When a hand of the conveying device holds the wafer 100 from upside in a suspended form and delivers a Bernoulli disk 30 to the wafer aligning device 1, this Bernoulli disk 30 holds the wafer 100 with an adjoining isolation and rotates the spindle 45 in the state of touching the wafer 100 by means of the clampers 41 to 43, and consequently the notch and the orientation flat are detected by the sensor portion 6.
搬送装置のハンドがウェハ１００をその上面から懸垂保持してベルヌーイ円盤３０をウェハ位置合わせ装置１に受け渡すと、このベルヌーイ円盤３０はウェハ１００を近接隔離して保持し、かつクランパ４１〜４３でウェハ１００に当接した状態でスピンドル４５を回転させ、センサ部６でノッチやオリフラを検出する。 - 特許庁 - The delay time output unit of a circuit breaker includes: a switch 131 arranged in isolation from one side of a main shaft 115 rotating a fixed contact part 111 and a movable contact part 112 in an open/close direction; and a delay member 141 arranged between the main shaft 115 and the switch 131, and making operate the switch 131 with a preset delay time.
遮断器の遅延時間出力装置は、固定接点部１１１と可動接点部１１２を開閉する方向に回転するメインシャフト１１５の一側から離隔して配置されるスイッチ１３１と、メインシャフト１１５とスイッチ１３１間に配置され、設定された遅延時間を有してスイッチ１３１を動作させる遅延部材１４１とを含む。 - 特許庁 - To provide a systematized semiconductor device capable of being thinned in a film as compared with a silicon oxide film and having a gate insulating film preventing a deterioration, and to provide a semiconductor device having improved reliability by improving a hot carrier resistance of an element isolation insulating film or an embedded oxide film in an SOI substrate.
酸化シリコン膜に比べて膜厚を薄くできるとともに、劣化を防止したゲート絶縁膜を有するシステム化された半導体装置を提供することを第１の目的とし、素子分離絶縁膜やＳＯＩ基板内の埋め込み酸化膜のホットキャリア耐性を向上させることで、信頼性が向上した半導体装置を提供することを第２の目的とする。 - 特許庁 - Provided are MHC complexes useful for a variety of applications including: (1) in vitro screens for identification and isolation of peptides that modulate activity of selected T cells, including peptides that are T cell receptor antagonists and partial agonists, and (2) methods for suppressing or inducing an immune response in a mammal.
該ＭＨＣ複合体は：１）Ｔ細胞受容体アンタゴニストおよび部分アゴニストであるペプチドを含めた、選択されたＴ細胞の活性を調節するペプチドの同定および単離のためのインヴィトロにおけるスクリーン、および２）哺乳類において免疫応答を抑制または誘導するための方法、を含む種々の適用に有用である。 - 特許庁 - In one embodiment are carried out in a fluidly closed reaction system that permits the isolation of a part of a first (or prior) reaction mixture and its use as a sample or specimen in a second (or subsequent) reaction mixture, thereby substantially avoiding interfering effects that first reaction components may have in the second reaction if both reaction mixtures were simply combined together.
一態様では、第一（又は前の）反応混合物の一部を単離して、それを第二（又は後の）反応混合物において試料又は検体として使用し、それによって両方の反応混合物が簡単に混合される場合に、第一反応成分が第二反応中にて及ぼす可能性がある妨害作用を実質的に回避することを可能にする、流体的に閉じた反応系において、本発明の方法が実施される。 - 特許庁 - Article 15 (1) Isolation prescribed in Article 14-1(1) shall be conducted by admitting such a person to a designated medical institution for specified infectious diseases (designated medical institution of specified infectious diseases prescribed in the Act on Prevention of Infectious Disease and Medical Care of Infectious Patients; The same shall apply hereinafter), or a designated medical institution of Class 1 specified infectious diseases (designated medical institution for Class 1 infectious diseases prescribed in the Act. The same shall apply hereinafter); provided, however, that isolation may be conducted by admitting such a person to a hospital or a clinic that the quarantine station chief considers appropriate, excepting designated medical institutions for specified infectious diseases and designated medical institutions for Class 1 infectious diseases, due to unavoidable circumstances including emergencies.
第十五条 前条第一項第一号に規定する隔離は、特定感染症指定医療機関（感染症の予防及び感染症の患者に対する医療に関する法律に規定する特定感染症指定医療機関をいう。以下同じ。）又は第一種感染症指定医療機関（同法に規定する第一種感染症指定医療機関をいう。以下同じ。）に入院を委託して行う。ただし、緊急その他やむを得ない理由があるときは、特定感染症指定医療機関若しくは第一種感染症指定医療機関以外の病院又は診療所であつて検疫所長が適当と認めるものにその入院を委託して行うことができる。 - 日本法令外国語訳データベースシステム - In particular, the invention provides apparatus and methods for limiting deposition/condensation of GaCl_3 and reaction by-products on an isolation valve that is used in the system, and a method for forming a monocrystalline Group III-V semiconductor material by reacting an amount of a gaseous Group III precursor as one reactant with an amount of a gaseous Group V component as another reactant in a reaction chamber.
特に、本発明は、システムで使用される隔離弁上のＧａＣｌ_3及び反応副生成物の堆積／凝縮を抑制する装置及び方法と、１つの反応物質としてのある量の気体状第III族前駆体と別の反応物質としてのある量の気体状第Ｖ族成分とを反応チャンバ内で反応させることによって、単結晶第III−Ｖ族半導体材料を形成する方法を提供する。 - 特許庁 - A rocking type base isolation device 30 is installed on the landside leg 22 running on the landside rail 62, in the container crane 10, and also on the landside leg 22, a mechanism 40 to which the upper end of the landside leg 22 is always fixed, and freely rotatable in an earthquake in the width direction of the running rail 60 (horizontal direction perpendicular to the laying direction of the running rail 60).
コンテナクレーン１０においては、陸側レール６２上を走行する陸側脚２２に、ロッキング型免震装置３０が設置されているとともに、同じく陸側脚２２に、その陸側脚２２の上端部が、常時は固定され、地震時に走行レール６０の幅方向（走行レール６０の敷設方向と直交する水平方向）に回転自由になる地震時回転自由機構４０が設けられている。 - 特許庁 - In a solar array 1 composed of a plurality of panels 2 connected to a main body part of the artificial satellite and rotatably connected each other, a plurality of elastic vibration isolation insertion members 6 are provided in gaps between each panel 2 and gaps between the main body part and the panels 2 adjacent to the main body part when the panel 2 is in a shape folded and laminated.
人工衛星の本体部分に連結され、かつ互いに回動可能に連結されている複数枚のパネル２からなる太陽電池パドル１において、パネル２が折り畳まれ積層された形態で収納されているとき、各パネル２同士の間隙および上記本体部分とこの本体部分に隣接するパネル２との間隙に、弾性を有する複数の振動防止挿入部材６を備える。 - 特許庁 - Concerning the reactor containment, the Regulatory Guide for Reviewing Safety Design specifies the following: the reactor containment shall be designed to withstand the load resulting from the postulated events for reactor containment design and an appropriate seismic load and prevent the specified leakage rate from being exceeded with the aid of properly operating isolation functions, the reactor containment shall be so designed that the leakage rate of the entire containment can be measured under a specified pressure on a periodic basis, the reactor containment boundary shall be designed not to exhibit brittlebehavior and develop any quickly propagative failure during normal operation, maintenance, testing and abnormal conditions, and the pipelines that penetrate the reactor containment walls shall in general be fitted with containment isolation valves.
原子炉格納容器については、 設計用想定事象に起因する荷重及び適切な地震荷重に耐え、かつ、所定の漏えい率を超えることがない設計であること、 定期的に漏えい率の測定ができる設計であること、 そのバウンダリが通常運転時、保修時、試験時、及び異常状態において、脆性的挙動を示さず、かつ、急速な伝播型破断を生じない設計であること、それを貫通する配管系が隔離弁を設けた設計であることが安全設計審査指針で求められている。 - 経済産業省 - To provide a viscous system vibration damper and a base isolation building having this viscous system vibration damper, capable of maintaining such the effect over a long period, as long as a big earthquake is not caused, while providing the vibration control effect in a strong wind, by effectively and early damping even microvibration by wind.
風等による微小振動をも効果的に早期に減衰できて強風時の制振効果を得ることができる上に、大地震が生じない限り長期に亘って斯かる効果を維持できる粘性系の振動減衰装置及びこの粘性系の振動減衰装置を具備した免震建物を提供すること。 - 特許庁 - To provide a technology capable of easily forming elements by filling a gap between elements with a brittle light-transmissive insulator, executing substrate separation such as sapphire after that and executing the element isolation of a portion of the brittle light-transmissive insulator by dicing, in a nitride-based semiconductor light-emitting element.
本発明は、窒化物系半導体発光素子において素子間が脆性透光性絶縁体部によって充填され、しかる後に、サファイアなどの基板剥離を実施し、脆性透光性絶縁体部の部分をダイシングにより素子分離することにより、容易で素子化しやすい技術を提供することを目的とする。 - 特許庁 - In dry etching employing a resist pattern 13 for patterning a silicon nitride film 12 and a silicon oxide film 11, a defect introduced into a silicon substrate 10 at the time of growth to cause a conical pattern defect is removed by digging down the surface of an isolation trench forming region on a silicon substrate at the time of overetching.
シリコン窒化膜１２及びシリコン酸化膜１１をパターン化するためのレジストパターン１３を用いたドライエッチングにおいて、オーバーエッチング時にシリコン基板１０における分離用溝形成領域の表面部を掘り下げることにより、円錐状パターン欠陥の原因となるシリコン基板１０中の成長時導入欠陥を除去する。 - 特許庁 - To take isolation even with a high frequency between a pair of transmission/reception devices without using the RF switches of multiple stages, to secure an insertion loss, to control the attenuation quantity of transmission signal power and to monitor the operation state of a standby system in a hot standby type transmission device.
ホットスタンバイ型送信装置に関し、多段のＲＦスイッチを用いずに、一対の送受信装置間で高周波数でもアイソレーションが取れ、挿入損失を確保でき、送信信号電力の減衰量を調節することができるとともに、予備系システムの動作状態を監視することができるようにする。 - 特許庁 - To obtain a package for high-frequency circuit, which suppresses the deterioration of cavity resonance and isolation characteristics and has superior transmission characteristics in the package consisting of a package base mounting a high-frequency semiconductor element, a package lid, arranged on the package base and an electromagnetic wave absorber arranged inside the package lid.
高周波半導体素子が実装されたパッケージベースと、該パッケージベース上に配設されたパッケージ蓋体と、該パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、空洞共振、アイソレーション特性の劣化を抑制し且つ伝送特性に優れた高周波回路用パッケージを得る。 - 特許庁 - The identification/isolation of the mesenchymal stem cell is effectively carried out by detecting the expression of an activated gene because the expression of the target gene of the vitamin D receptor is activated in the mesenchymal stem cell by the addition of a material for activating the expression of the gene such as 1,25-dihydroxyvitamine D.
また、ビタミンＤ受容体の標的遺伝子が、１，２５水酸化ビタミンＤのような遺伝子の発現活性化物質の添加により、間葉系幹細胞中において、その発現が亢進されることから、該亢進した遺伝子の発現を検出することにより、効果的に間葉系幹細胞の識別・分離を行う。 - 特許庁 - The model 3 suggesting a scene, a story or a certain situation is arranged in a space SP where the audience can directly view it without interposing an isolation subject, and the video related with the model 3 is projected into the space SP by projectors 4 and 5 so as to form aerial images JT1m and JT2m.
観客が隔離物を介することなく直接的に視覚することのできる空間ＳＰ内に、風景、物語、またはある状況などを連想させる模型３を配置し、模型３と関連する映像を、投影装置４，５によって、空間ＳＰ内に空中の像ＪＴ１ｍ，ＪＴ２ｍとして投影する。 - 特許庁 - To provide a reinforcing wooden material which can suppress an increase in cost while using prism-shaped wood as a principal material and securing necessary strength and which enables members to be connected together by simple field work using joint connection, nails and screws, a frame body for a sill, and a base-isolation sill structure.
角柱木材を主材としつつも、必要な強度を確保しながらもコスト上昇を抑制することができ、しかも、部材相互の連結も仕口接合や釘やビスを用いる簡単な現場作業で行うことができる補強木質材および土台用枠体ならび免震土台構造の提供。 - 特許庁 - Such a solid electrolyte fuel cell can prevent contact resistance increase even if the position of the single cell 100 or the like is shifted because the isolation separator 23 itself is bent toward the laminating direction of the single cell 100 and the fuel cell can be shifted in the laminating direction of the single cell 100, and the uniform stress is given over each layer.
このような固体電解質形燃料電池は、単セル１００等の位置がずれても、隔離セパレータ２３自身が撓むことによって単セル１００の積層方向においてずれることができるため、各層に均一な応力が掛かり、接触抵抗が増大することを防止することができる。 - 特許庁 - An absorption chip 12 mounted to the front end side of a vacuum tweezers body has a flatly shaped absorption unit 18 which has an absorption face 17 provided with a absorption hole 16 which opens to both sides, and a wafer isolation unit 20 which is integrally formed at the edge of a front end of the absorption unit 18 and has a 'V' shape in cross section.
真空ピンセット本体の前端側に挿着される吸着チップ１２は、扁平状をした吸着部１８の両面に吸引口１６が開口する吸着面１７を有し、吸着部１８の先端縁に一体に形成された断面Ｖ字状のウェーハ分離部２０を有している。 - 特許庁 - In a method of isolating an SOI transistor, by forming a trench and filling up the trench with an insulating film, there are provided a completely isolated region 157b where a trench is cut, until it reaches a ground insulating film and a partial isolation region 157a which is cut so as not to reach to the ground insulating film, leaving an SOI layer uncut.
トレンチ形成及びトレンチへの絶縁膜の埋め込みによりＳＯＩトランジスタを分離する方法において、下地絶縁膜に達するまでトレンチを形成する完全分離領域と、下地絶縁膜まで達しないでＳＯＩ層を残すようトレンチを形成する部分分離領域１５７ａとを形成する。 - 特許庁 - In a modified local self boosting scheme, 0 volt or low voltages are applied to two or more word lines, on the source side and to two or more word lines on the drain side of the selected word line to reduce band-to-band tunneling, and to improve the isolation of the channel regions coupled to the selected word line.
改造された局部的な自己昇圧方式では、０ボルトまたは低い電圧が選択されたワードラインのソース側の２本以上のワードラインとドレイン側の２本以上のワードラインに印加されて、帯域から帯域へのトンネリングを低減すると共に選択されたワードラインに結合されたチャネル領域の絶縁を改善する。 - 特許庁 - A method of forming an integrated circuit structure includes: a step of providing a wafer having a silicon substrate; a step of forming a plurality of shallow trench isolation (STI) areas in the silicon substrate; and a step of forming a recess by removing an upper part of the silicon substrate between both sides of the plurality of the STI areas.
集積回路構造の形成方法は、シリコン基板を有するウェハを提供するステップ；シリコン基板中に、複数のシャロートレンチアイソレーション（ＳＴＩ）領域を形成するステップ；複数のＳＴＩ領域の両側間のシリコン基板の上部分を除去することにより、凹部を形成するステップ、からなる。 - 特許庁 - To prevent the damage of a setting space of a battery in a construction machine arranged with the battery behind the left side of a cab even when a mount support member for mounting and supporting a vibration isolation mount supporting the left side rear portion of the cab is enlarged, by installing a restriction member for restricting the displacement of the cab on the mount support member.
キャブの左側後方にバッテリが配された建設機械において、キャブの左側後部を支持する防振マウントを取付支持するためのマウント支持部材に、キャブの変位を規制するための規制部材を設けることで該マウント支持部材が大型化しても、バッテリの配設スペースが損なわれないようにする。 - 特許庁 - There is provided a semiconductor layer 6 of a convex structure composed of a self-matching lateral and vertical epitaxial semiconductor layer having a wiring layer 3 in the lower part through an oxide film 2 on a semiconductor substrate 1, and the semiconductor layer 6 of the convex structure is isolated like an island by an element isolation region embedding insulating film 4 and the oxide film 2.
半導体基板1上に酸化膜2を介して、下部に配線層3を有する自己整合の横及び縦方向エピタキシャル半導体層からなる凸状構造の半導体層6が設けられ、凸状構造の半導体層6は素子分離領域埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。 - 特許庁 - Before the trench is filled with a field insulating film, a liner insulating film 112 is formed on a trench internal wall and a recessed part of a side face of the gate oxide film below the CMP stopper film is filled with the liner insulating film 112, thereby suppressing formation of a gap (void) in the element isolation film lateral to the gate oxide film.
また、トレンチ内をフィールド絶縁膜で充填する前に、ライナー絶縁膜１１２をトレンチ内壁に形成し、ＣＭＰストッパ膜の下のゲート酸化膜の側面の凹み部分をライナー絶縁膜で埋め込むことにより、ゲート酸化膜の側方の素子分離膜に空隙（ボイド）が形成されるのを抑止する。 - 特許庁 - A movable member 40 and a movable support member 30 are included, respectively engaged with a table 12 for mounting a base isolation object and a fixed body 11, disposed between the table and the fixed body, and mutually contacting and relatively moving in at least one direction following relative movement of the table and the fixed body.
免震対象物を載置するテーブル１２と固定体１１とにそれぞれ係合して上記テーブルと固定体との間に配置され、上記テーブルと上記固定体との相対的な移動に伴い相互に接触して相対的に少なくとも一方向に移動する可動部材４０と可動支持部材３０とを備える。 - 特許庁 - A charge read region 4 is formed between a photoelectric conversion part 2 and a charge transfer path 3 corresponding to the photoelectric conversion part 2, and a PD-VCCD element isolation region 5 is formed in a region except for the charge read region 4 out of a region between the photoelectric conversion part 2 and the charge transfer path 3 at a side thereof.
光電変換部２とこれに対応する電荷転送路３との間には電荷読み出し領域４が形成され、光電変換部２とこの側部にある電荷転送路３との間の領域のうち、電荷読み出し領域４を除く領域には、ＰＤ−ＶＣＣＤ間素子分離領域５が形成されている。 - 特許庁 - A photoelectric conversion element layer, an oxygen ion implantation layer acting as an element isolation layer, and a circuit layer such as pixel transistor are sequentially formed, from a silicon substrate (surface) side, on the semiconductor substrate, for example, such as an SOI substrate in which a silicon layer is provided on a support substrate part (insulator layer), and then, a wiring layer is formed on the silicon layer.
例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。 - 特許庁 - To provide a method of fabricating a reverse-blocking insulated gate bipolar transistor which can reduce the occupation area ratio of an isolation region per chip, which becomes a problem even in the case of a thin wafer (semiconductor substrate) having a thickness of ≤150 μm, which can avoid the tradeoff between an on-voltage characteristic and turn-off loss, and also can reduce diffusion time.
オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。 - 特許庁 - When base isolation devices 26 are deformed beyond a predetermined value due to a large external force caused by an earthquake or strong wind, and a lower story 22 and an upper story 34 are horizontally moved relative to each other, the upper end 46A of an elevator shaft 46 abuts on the wall surface 92A of a recess 92 to restrict the amount of the relative movement of these stories in the horizontal direction.
地震又は強風等の外力が大きくて免震装置２６が所定値以上変形して下層階２２と上層階３４とが水平方向に相対移動したときは、エレベータシャフト４６の上端部４６Ａと凹部９２の壁面９２Ａとが当って水平方向の相対移動量が規制される。 - 特許庁 - The aspect ratio of the conductor 19 from the common ground conductor layer 12 to the external electric circuit connecting ground conductor 21 is reduced to decrease its inductance, thereby improving attenuation in a high-frequency rejection band and the isolation between input/output wirings 13, 13.
共通の接地導体層12から外部電気回路接続用の接地導体21までの貫通導体19のアスペクト比を小さくすることによりインダクタンスを小さくすることができるので、高周波化した阻止域における減衰量および入出力配線13・13間のアイソレーションの劣化を改善することが可能となる。 - 特許庁
- 経済産業省
- Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
- ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
