「adder」を含む例文一覧(2405)

1 2 3 4 5 6 7 8 9 10 11 .... 48 49 次へ>
  • ADDER
    加算器 - 特許庁
  • ADDER CIRCUIT
    加算回路 - 特許庁
  • a 20-bit adder
    20ビット加算器 - コンピューター用語辞典
  • CMOS ADDER
    CMOS加算器 - 特許庁
  • VOICE ADDER CIRCUIT
    音声加算回路 - 特許庁
  • An adder darts at a man.
    蝮蛇が人に飛びつく - 斎藤和英大辞典
  • ANALOG VOLTAGE ADDER CIRCUIT
    アナログ電圧加算回路 - 特許庁
  • ADDER AND COMPARATOR
    加算器および比較器 - 特許庁
  • FLOATING-POINT ADDER
    浮動小数点加算器 - 特許庁
  • AUDIO SIGNAL ADDER
    音声信号加算装置 - 特許庁
  • CARRY LOOK AHEAD ADDER
    桁上げ先見加算器 - 特許庁
  • CONDITIONAL SELECTION ADDER
    条件選択加算器 - 特許庁
  • 00 CUT TYPE ADDER
    00カット式加算器 - 特許庁
  • He is as spiteful as an adder.
    彼はまむしのように執念深い - 斎藤和英大辞典
  • the adder performs addition
    加算器は加算を実行する - コンピューター用語辞典
  • PNP, NPN 0O CUT ADDER
    pnp、npn00カット加算器 - 特許庁
  • ADDER, MULTIPLIER AND INTEGRATED CIRCUIT
    加算器,乗算器,及び集積回路 - 特許庁
  • PARITY PREDICTION CIRCUIT FOR FULL ADDER
    全加算器用のパリティ予測回路 - 特許庁
  • 00 CUT ADDER WITH PREVENTION SIGNAL
    予防信号付き00カット加算器 - 特許庁
  • INVERSE M, B-TYPE BINARY ADDER
    逆m、b式2進加算器 - 特許庁
  • ADDER AND INTEGRATED CIRCUIT
    加算器および集積回路 - 特許庁
  • 00 CUT ADDER WITH SWITCH
    スイッチ付き00カット加算器 - 特許庁
  • INPUT LINE 00 CUT ADDER
    入力線00カット加算器 - 特許庁
  • OPTOELECT 00 CUT ADDER
    オプトエレクト00カット加算器 - 特許庁
  • To efficiently operate an adder-subtracter.
    加減算器を効率良く動作させる。 - 特許庁
  • ADDER CIRCUIT RESET SYSTEM
    加算回路リセットシステム - 特許庁
  • OUTPUT LINE 00 CUT ADDER
    出力線00カット加算器 - 特許庁
  • UNIT ADDER FOR SIGNATURE DIGIT NUMBER, AND N-BIT ADDER USING THE SAME
    サインデジット数の単位加算器およびそれを利用したnビット加算器 - 特許庁
  • The output of the adder 3a and the output of the adder 3b are added by an adder 3c, and input to the half wave rectifying circuit 1e.
    加算器3aの出力と加算器3bの出力とが加算器3cで加算され、半波整流回路1eに入力される。 - 特許庁
  • The look ahead adder has many benefits that allows for faster circuit speed over the full adder.
    けた上げ先見加算器は、全加算器よりも速い回路速度を見越した多くの利点を持っている。 - コンピューター用語辞典
  • ONE-BIT COMPARISON FULL ADDER, n-BIT COMPARISON FULL ADDER, SEMICONDUCTOR ARITHMETIC UNIT AND LAYOUT LIBRARY
    1ビット比較全加算器、nビット比較全加算器、半導体演算装置、およびレイアウトライブラリ - 特許庁
  • LOW-AMPLITUDE CHARGE-REUSING TYPE LOW-POWER CMOS CIRCUIT DEVICE, ADDER CIRCUIT AND ADDER MODULE
    低振幅電荷再利用型低電力CMOS回路装置、加算器回路及び加算器モジュール - 特許庁
  • An adder 51 determines an error e(i), between the added signal and the inner product signal WHX(i) of an adder 30.
    加算器51は、加算信号と加算器30の内積信号W^HX(i)との誤差e(i)を求める。 - 特許庁
  • The adder 25 summates the amplitude signals whose gain is controlled by each band and outputs the result to an adder 26.
    加算器25は、帯域毎にゲインが制御された振幅信号を加算して加算器26に出力する。 - 特許庁
  • A 2nd adder 4 subtracts the output of the means value calculation section from an output of the 1st adder.
    第2加算器4は前記第1加算器の出力から前記平均値計算部の出力を減算する。 - 特許庁
  • The adder 40 synthesizes the information-superimposed sound signal with the addition sound signal and outputs the synthesized signal to the adder 50.
    加算器40は、情報重畳音信号と付加音信号とを合成し加算器50へ出力する。 - 特許庁
  • This adder can be composed of three or more adder circuits.
    本発明の加算器は、3個以上の加算器回路で構成することも可能である。 - 特許庁
  • Feedback connection of an output part of the adder 3 is performed to an input part of the adder 1.
    加算器3の出力部は加算器1の入力部へフィードバック接続される。 - 特許庁
  • A second adder 22 adds a pilot signal Sp to an output of the first adder 20.
    第2加算器22は、第1加算器20の出力に、パイロット信号Spを加算する。 - 特許庁
  • venomous Australian snake resembling an adder
    クサリヘビに似たオーストラリア産の毒ヘビ - 日本語WordNet
  • A multiplier 5 multiplies the output of the adder 4 by 0.5.
    乗算器5は加算器4の出力に0.5を掛ける。 - 特許庁
  • An adder 3 synthesizes each modulated subcarrier.
    加算器3は、変調された各副搬送波を合成する。 - 特許庁
  • An adder 4 adds the dither signal.
    加算器4はディザ信号を加算する。 - 特許庁
  • ASYNCHRONOUS ADDER, ASYNCHRONOUS PROCESSOR, AND ELECTRONIC APPARATUS
    非同期加算器、非同期プロセッサ、及び電子機器 - 特許庁
  • COMBINED ADDER CIRCUIT ARRAY AND AND/OR PLANE
    複合加算回路アレイ及びAND/OR面 - 特許庁
  • The two position command signals are synthesized by an adder 13A.
    二つの位置指令信号は加算器13Aで合成される。 - 特許庁
  • The adder adds the tilt for each pixel.
    加算器20は画素毎に傾きを加算する。 - 特許庁
  • A signal A is input in an adder 1.
    加算器1へは信号Aが入力される。 - 特許庁
  • GATE 3 STAGE 00 CUT ADDER WITH TRANSISTOR
    トランジスタ付きゲート3段00カット加算器 - 特許庁
  • ADDER-EMBEDDED DYNAMIC PREAMPLIFIER
    加算器埋め込み型ダイナミックプリアンプ - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 48 49 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.
  • 斎藤和英大辞典
    Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
    「斎藤和英大辞典」斎藤秀三郎著、日外アソシエーツ辞書編集部編
  • コンピューター用語辞典
    Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
  • 日本語WordNet
    日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2024 License. All rights reserved.
    WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License