「clock up」を含む例文一覧(423)
＜前へ 1 2 3 4 5 6 7 8 9 次へ＞- On each stage, the gate signal is varied by a pull-up section 213 according to a clock signal.
各ステージではプルアップ部２１３がゲート信号をクロック信号に合わせて変動させる。 - 特許庁 - To obtain an electronic control type mechanical clock capable of improving start-up performance of a generator(rotor) without disturbing small- sizing of a clock.
時計の小型化を阻害せずに発電機（ロータ）の起動性を向上させることができる電子制御式機械時計を提供すること。 - 特許庁 - During a time setting mode, an image is picked up as a through-image and when the image can be recognized as a clock, that clock is stored in a memory as first image data.
時刻設定モードで、スルー画像で撮像し、時計と認識できるとその時計を第１の画像データとしてメモリに記憶する。 - 特許庁 - To output a clock promptly after power on while outputting no irregular clock pulses at the time of power up or power down.
電源立ち上げ時及び電源立ち下げ時に不正なクロックパルスを出力せず、かつ電源立ち上げ後に速やかにクロックを出力する。 - 特許庁 - The down-count clock signal generation part 15 generates a down-count clock signal of a frequency corresponding to the count value of the up-down counter 13.
ダウンカウントクロック信号生成部１５は、アップダウンカウンタ１３のカウント値に対応した周波数のダウンカウントクロック信号を生成する。 - 特許庁 - The pull-up circuit 12 obtains data that is synchronized with a clock signal and inputted as a pull-up control signal, and makes pull-up of output data when the pull-up control signal is one value.
プルアップ回路１２は、クロック信号に同期して入力されるデータをプルアップ制御信号として取り込み、プルアップ制御信号が一方の値の時に出力データをプルアップする。 - 特許庁 - To provide a novel clock-use cover glass made up such that various varieties in vision are given on the center and outside sections of a clock when the clock is viewed in various directions.
時計を種々の方向から見たとき、時計の中央部及び外側部の見え方に様々な変化をつけることができるように構成した新規な時計用カバーガラスを提供する。 - 特許庁 - The fraction pulse X rises up synchronously with rise-up of an object signal, and falls down synchronously with fall-down of a reference clock.
端数パルスＸは、対象信号の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる。 - 特許庁 - A counter circuit 30, when a reset signal 44 is input, sets a count value to "0" and performs a count-up operation at a clock period of a clock 42.
カウンタ回路３０は、リセット信号４４が入力されるとカウント値を「０」に設定してクロック４２のクロック周期でカウントアップ動作を行う。 - 特許庁 - To improve follow-up capability of a clock/data recovery circuit with respect to low-frequency phase variation.
低周波の位相変動に対するクロックデータリカバリ回路の追従性を向上させること。 - 特許庁 - A counter 10 counts up input clock signals CKA and outputs an input count value CNA.
入力クロック信号ＣＫＡがカウンタ１０でカウントされ、入力カウント値ＣＮＡが出力される。 - 特許庁 - When the clock indicated twenty minutes past eight, Andrew Stuart got up, saying,
ホールの時計が午後八時二十五分を指したとき、アンドリュー・スチュアートが立ち上がってこういった。 - JULES VERNE『80日間世界一周』 - The size of the advance phase and delay phase of feedback signals NOUT to a reference clock ϕREF is detected in a phase comparator 1, and the pulse signals UP, /UP, DOWN and /DOWN of a pulse width corresponding to it are outputted.
位相比較器１において基準クロックφREF に対する帰還信号ＮOUT の進み位相および遅れ位相の大きさが検出され、これに応じたパルス幅のパルス信号UP、/UP 、DOWN、/DOWN が出力される。 - 特許庁 - To match counter values of clocks with each other in transmission/ reception sided, to remove the fluctuation of a transmission line and to speed up the follow-up of a reproduction clock.
送受信側でクロックのカウンタ値を一致させ、さらに伝送路の揺らぎを排除するとともに再生クロックの追従を早める。 - 特許庁 - The other fraction pulse Y rises up synchronously with rise-up of the object signal, and falls down synchronously with fall-down of the reference clock.
もう一方の端数パルスＹは、対象信号の立ち上がりに同期して立ち上がり、基準クロックの立ち下がりに同期して立ち下がる。 - 特許庁 - To provide a vertical scanning clock generating device which follows up frequency variation of a horizontal scanning clock and can obtain a stable vertical scanning clock from a PLL circuit even in an unstable output frequency period.
主走査クロックの周波数変動に追従し、かつＰＬＬ回路から出力周波数不安定期間中にも、安定した副走査クロックが得られる副走査クロック生成装置を提供する。 - 特許庁 - To shorten the time up to clock synchronization by avoiding erroneous decision due to a noise and making it possible to decide clock synchronization in spite of a phase/frequency error when performing clock synchronization decision of a QPSK signal.
ＱＰＳＫ信号のクロック同期判定の際に、ノイズによる誤判定を避けるとともに、位相・周波数誤差にかかわらずクロック同期判定ができるようにし、クロック同期までの時間を短くする。 - 特許庁 - The secondary master 1 starts up in response to the starting signal, and outputs a clock request signal requesting supply of a clock signal to the secondary master 1 to the clock generator 4.
第２のマスタ１は、起動信号に応じて起動を開始するとともに、第２のマスタ１へのクロック信号の供給を要求するクロック要求信号をクロックジェネレータ４に対して出力する。 - 特許庁 - When the alarm time is set up by a clock operating part 14 and set by an alarm set part 14 (a), the alarm clock 1 can generate an alarm set signal.
時計操作部１４により目覚し時刻を設定し、アラームセット部１４ａによりこの目覚し時刻をセットした際には、アラームセット信号を発生する。 - 特許庁 - To provide a clock transmission apparatus capable of transmitting a reference clock generated from a high accuracy frequency standard up to a remote place over a long distance.
高精度な周波数標準から発生する基準クロックを遠隔地まで長距離伝送することを可能にしたクロック伝送装置を提供すること。 - 特許庁 - To reuse the electrical charge between load capacities, and to facilitate speeding-up of an output clock when the load capacities are driven by a two-phase clock.
２相クロックによる負荷容量の駆動において、負荷容量間の電荷の再利用を行うと共に、出力クロックの高速化を容易にする。 - 特許庁 - A phase comparator circuit 10 compares a phase of a reference clock signal Kr with a phase of a comparison clock signal Kv and produces an up-pulse U or a down-pulse D.
位相比較回路１０は、基準クロック信号Ｋｒと比較クロック信号Ｋｖの位相を比較しアップパルスＵ又はダウンパルスＤを発生する。 - 特許庁 - In a transmission side chip 30, a counter 34 outputs a count value obtained by up-counting the eight-multiplied clock CK8 of a clock CLK to a digital comparator 35.
送信側チップ３０において、カウンタ３４は、クロックＣＬＫの８逓倍クロックＣＫ８をアップカウントして得たカウント値をデジタルコンパレータ３５へ出力する。 - 特許庁 - A counter 14 is counted up by a clock generated by a clock generation part 12 so as to output a counter value that shows timing when a correlation value reaches a peak.
カウンタ１４は、クロック生成部１２が生成するクロックによりカウントアップされ、相関値がピークとなるタイミングを表すカウンタ値を出力する。 - 特許庁 - A sampling circuit 16 samples an input data signal 12 with a poly-phase clock signal 18 and a shift register circuit 26 shifts up outputs Q1-Qn on the basis of a master clock 24.
サンプリング回路16は、多相クロック信号18で入力データ信号12をサンプリングし、出力Q1〜Qnは、マスタクロック24でシフトレジスタ回路26内を歩進する。 - 特許庁 - To provide a clock signal supply circuit, capable of optionally changing an initial value of a register for setting latency time up to stabilization of clock signal.
クロック信号が安定するまでの待ち時間を設定するレジスタの初期値を任意に変更可能としたクロック信号供給回路を提供する。 - 特許庁 - To provide a rotor for improving winding-up torque in rotation in a clock having the rotor, and the clock with the rotor.
回転錘を有する時計において、回転時における巻き上げトルクを向上させることができる回転錘および回転錘を備えた時計を提供すること。 - 特許庁 - To provide an analog electronic clock which normally stops the driving of an hour hand and which automatically turns the hour hand up to a present time position when a user sees the electronic clock.
通常は時刻針の駆動を停止し、使用者が電子時計を見るときに時刻針を現在時刻位置まで自動的に回転させるようにすること。 - 特許庁 - To provide an alarm clock using a scent to wake up an person being asleep while making the person pleasant and feel refreshed, when waking up by using the scent emitted from aromatic substances.
芳香剤の放つ香りで寝ている人を気分よく、すっきり目覚めさせる、香りで起こす目覚まし時計に関するものである。 - 特許庁 - To reduce disturbance caused by an A/D conversion circuit compatible with up to a color difference signal and synchronously with a clock.
色差信号まで対応したＡＤ変換回路が発生するクロックに同期した妨害を低減する。 - 特許庁 - To generate a high-resolution timestamp by a counter counted up by a single step of the edge of a trace clock.
トレースクロックの片方のエッジでカウントアップするカウンタにより高分解能のタイムスタンプを生成する。 - 特許庁 - Simultaneously, the circuit 56 receiving the UP signal 61 and the DOWN signal 62 adjusts the phase of the clock signal 66.
また同時に、アップ信号６１及びダウン信号６２により、クロック信号６６の位相を調整する。 - 特許庁 - The generated outside output clock gets an output of stable frequency without a time lag of starting up.
生成された外部出力クロックは、立ち上がり時間の差のない安定した周波数の出力を得る。 - 特許庁 - To recover a clock signal through instantaneous automatic follow-up, without generating glitches from a digital data signal.
デジタル・データ信号からグリッチを発生しないで瞬時の自動追跡でクロック信号を回復させる。 - 特許庁 - As they passed along the railings of Trinity College, Lenehan skipped out into the road and peered up at the clock.
トリニティ・カレッジの柵に沿って進みながら、レネハンはひょいと道路に飛び出て時計をじっと見上げた。 - James Joyce『二人の色男』 - Whenever a counting-up circuit 22 receives a precise clock signal 1 from a timer, it counts up a second, and it generates the timepiece information 2 and a second counting-up signal 3 as the counting-up signal of the timepiece information 2.
カウントアップ回路２２はタイマからの正確なクロック信号１を受ける毎に秒のカウントアップを行なって、時計情報２と該時計情報２のカウントアップ信号である秒カウントアップ信号３を生成する。 - 特許庁 - DEVICE AND METHOD FOR SYNCHRONIZING SCDMA UP STREAM OR UP STREAM OF OTHER TYPE WITH MCNS DOWN STREAM HAVING CLOCK RATE DIFFERENT FROM UP STREAM OR DOWN STREAM OF OTHER TYPE
ＳＣＤＭＡアップストリ—ム又は他のタイプのアップストリ—ムをアップストリ—ムとは異なるクロックレ—トを有するＭＣＮＳダウンストリ—ム又は他のタイプのダウンストリ—ムと同期させる装置及び方法 - 特許庁 - A signal formed by branching the first update clock is passed through by being restricted to a period in which a hit signal is output from the hit determination circuit by a second clock gate circuit 110, a second update clock CLK2 is generated to be considered as an operation clock of an up/down counter 106.
第１更新クロックを分岐させた信号を第２のクロックゲート回路１１０にてヒット判定回路からヒット信号が出力されるまでの期間に制限して通過させ、第２の更新クロックＣＬＫ２を生成してアップダウンカウンタ１０６の動作クロックとする。 - 特許庁 - When the phase of a reference clock signal matches the phase of a feedback clock signal, an UP signal and a DOWN signal having a short on time are fed to two MOS transistors of a charge pump circuit at the falling timing of the reference clock signal and the feedback clock signal.
基準クロック信号と帰還クロック信号の位相が一致したとき、基準クロック信号と帰還クロック信号の立ち下がりのタイミングで、オン時間の短いＵＰ信号とＤＯＷＮ信号をチャージポンプ回路の２個のＭＯＳトランジスタに供給する。 - 特許庁 - A start up completion monitoring part 38 on the clock slave side, in response to detecting that a reception buffer clock control part 37 has cleared a reception buffer, transmits a packet showing that it is detected that the reception buffer has been cleared on the clock slave side, from a packet assembling part 26.
クロックスレーブ側のスタートアップ完了監視部３８は、受信バッファ・クロック制御部３７が受信バッファをクリアした事を検出して、その旨を示すパケットをパケット組立部２６から送出させる。 - 特許庁 - To provide an electronic device with a built-in real-time clock that supplies power from a back up capacitor to the real-time clock even when the power supply is shielded by power failure or the like, and prevents clock information from being lost.
停電等で電源が遮断されてしまった場合でも、バックアップキャパシタよりリアルタイムクロックに電源を供給し、時計情報が失われないようにしたリアルタイムクロックを内蔵した電子デバイスを提供する。 - 特許庁 - To distribute a multi-phase clock up to each digital signal processing part, to which high-speed operation is requested, while properly keeping the phase relationships of clock signals when performing digital signal processing using the multi-phase clock.
多相クロックを使用してデジタル信号処理を行なう場合に、クロック信号の各位相関係を正しく保ったまま高速動作が要求される各デジタル信号処理部まで多相クロックを分配できるようにする。 - 特許庁 - To provide a clock generation circuit which can generate a multi-phase clock signal having a stable phase difference without depending on the characteristics of a power source voltage and circuit elements, and to provide a step-up voltage circuit using the clock generation circuit.
電源電圧及び回路素子の特性に依存せず、安定した位相差を持つ多相のクロック信号を生成可能なクロック生成回路及びこのクロック生成回路を用いた昇圧回路を実現する。 - 特許庁 - To provide a spring device for obtaining feeling of high quality winding-up feeling, when the winding-up of the spring is completed, and to provide a clock having the same.
ぜんまいの巻き上げ完了時に、良好な巻き上げ感を得ることができるぜんまい装置、およびこれを備えた時計を提供すること。 - 特許庁 - The up/down counter 20 counts up/down synchronously with a clock CLK from the oscillator 18 in response to starting/ending of LED pulse lighting.
ＬＥＤパルス点灯の立ち上がり／立ち下がりの際には、アップ／ダウン・カウンタ２０が、発振器１８からのクロックＣＬＫに同期してカウントアップ／ダウン動作を行う。 - 特許庁 - The warm-up controller 60, which preheats a heat fixing-roller 38A of the copying machine, is provided with a clock 64, a calendar 65 and a start-up day-and-hour storage means 67.
複写機の熱定着ローラ３８Ａを予熱するためのウォームアップ制御装置６０に、時計６４、カレンダ６５、起動日時記憶手段６７を設ける。 - 特許庁 - To enable high speed data transmission/reception by enabling exact latch of data, even if clock is speeded up, when image data synchronized with a clock signal are transmitted/received.
クロック信号に同期した画像データを送受信する際に、クロックが高速化してもデータを正確にラッチすることができ、高速のデータ送受信を可能にする。 - 特許庁 - The power supply control section brings the wireless communication processing terminal 3 into wake-up state at a predetermined time interval according to ticking of the synchronous clock, and synchronizes the synchronous clock of other wireless communication processing terminal 3 and its own synchronous clock during wake-up state.
電源制御部は、同期時計の示す時間刻みに従って、予め定められた時間間隔で無線情報処理端末３を起床状態とし、起床状態である間に、他の無線情報処理端末３が備える同期時計と自ら備える同期時計との同期をとる。 - 特許庁 - Meanwhile, a reference clock is inputted in a down input part (the other input part) D in the up-down counter 10.
他方アップ・ダウンカウンタ１０において、ダウン入力部（他方の入力部）Ｄには参照クロックが入力される。 - 特許庁 - The high-order digit counter 2 is a synchronous counter and performs up-counting of the clock CLKa supplied in this way.
上位桁カウンタ２は、同期カウンタであり、このようにして供給されるクロックＣＬＫａのアップカウントを行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Two Gallant”
邦題：『二人の色男』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
Copyright（Ｃ）2005 coderati
本翻訳はこの版権表示を残す限り、訳者および著者にたいして許可をとったり使用料を支払ったりすることなく商業利用を含むあらゆる形で自由に利用・複製が認められます。
- 原題：”Two Gallant”
- 原題：”Around the World in 80 Days[Junior Edition]”
邦題：『80日間世界一周』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
SOGO_e-text_library責任編集。Copyright(C)2000-2001 by SOGO_e-text_library
この版権表示を残すかぎりにおいて、商業利用を含む複製・再配布が自由に認められる。
プロジェクト杉田玄白正式参加テキスト。
SOGO_e-text_library(http://www.e-freetext.net/)
- 原題：”Around the World in 80 Days[Junior Edition]”
