「clock up」を含む例文一覧(423)

＜前へ 1 2 3 4 5 6 7 8 9
  • An evaluation value obtained by dividing delayed signals by the vector value of a synchronous symbol, taking the differences between two adjacent quotients and summing up the differences or an evaluation value denoting the degree of concentration of the delayed signals onto a mean reception vector is compared with a preset threshold, and the timing of a sampling clock whose evaluation value is smaller than the preset threshold is used for a synchronization detection timing.
    遅延信号を同期シンボルのベクトル値で除算した値と隣接出力値との減算値を加算した評価値、あるいは遅延信号の平均受信ベクトルへの集中度合いを評価値とし、予め設定した閾値と比較し、閾値より評価が小さくなるサンプリングクロックのタイミングを同期検出タイミングとする。 - 特許庁
  • A FIFO memory has a memory cell array 11 in which a plurality of memory cells are arranged in a matrix state, an address counter 15a synchronizing with a clock signal ARCK, counting up, and generating an address for read-out, and a parallel/serial converting circuit 23 outputting an address for read-out generated by the address counter 15a to the outside.
    ＦＩＦＯメモリは、複数のメモリセルをマトリクス状に配置したメモリアレイ１１と、クロック信号ＡＲＣＫに同期してカウントアップし、読み出し用アドレスを生成するアドレスカウンタ１５ａと、アドレスカウンタ１５ａにより生成された読み出し用アドレスを外部に出力するパラレル／シリアル変換回路２３とを有する。 - 特許庁
  • The drive circuit for driving a white LED 20 comprises a charge-transfer device, a capacitor coupled to the charge-transfer device, and a step-up circuit 50 for transforming a power supply voltage Vdd inputted to the charge-transfer device to 1.5Vdd in accordance with a clock CLK applied to the capacitor.
    本発明の駆動回路は、白色ＬＥＤ２０を駆動するものであり、電荷転送素子とこの電荷転送素子に結合されたコンデンサとを含み、コンデンサに印加されるクロックＣＬＫに応じて電荷転送素子に入力される電源電圧Ｖｄｄを１．５Ｖｄｄに変換する昇圧回路５０を備える。 - 特許庁
  • Through the clock cannot be stopped for holding these stored contents in conventional devices, the data used also after recovery from the sleep mode such as the TOC are transferred in this device from the buffer RAM 7 to the SRAM 16 mounted on a digital signal processing part 5 through a microcomputer interface 33 and a memory control part 31, and backed up.
    従来この記憶内容を保持するためにクロックを停止する事が出来なかったが、ＴＯＣのような、スリープモードから復帰したあとも使用するデータは、バッファＲＡＭ７からマイコンインターフェイス３３、メモリ制御部３１を介してデジタル信号処理部５に搭載されたＳＲＡＭ１６に転送され、バックアップされる。 - 特許庁
  • A method includes the steps of: (A) generating a master domain having a master domain source; (B) adding a member until reaching fan-out; (C) ranking up a member to a tandem source; (D) adding a further member until reaching fan-out; (E) and clock-operating the further member from the tandem source.
    本発明の方法は、（Ａ）マスタ・ドメインソースを有するマスタ・ドメインを生成するステップと、（Ｂ）ファンアウトに到達するまで、メンバを追加するステップと、（Ｃ）メンバをタンデム・ソースに昇格させるステップと、（Ｄ）ファンアウトに到達するまで、更なるメンバを追加するステップと、（Ｅ）前記の更なるメンバを、前記タンデム・ソースからクロック動作させるステップと、を有する。 - 特許庁
  • To provide a mounted light irradiation device which can exhibit so-called therapeutic effects such as human biorhythm adjustment (biological clock), sleep and waking-up rhythm adjustment and mental stabilization or activation by the brightness and color of emitted light by emitting light to the eyes and the vicinities of the eyes from a light source.
    光源から眼および眼の近傍に光を照射することにより、照射される光の照度、色によって、人の生体リズム（体内時計）の調整、睡眠・覚醒のリズムの調整、ならびに、精神の安定・活性化を図ることができる、いわゆるライトセラピー効果を発揮することのできる装着型光照射装置を提供する。 - 特許庁
  • The receiver circuit reduces kick-back noises due to coupling capacitance from a pair of differential input transistors when a clock signal rises up to a high level by connecting the drain nodes of the pair of differential input transistors which respond to a reference voltage and a data signal, respectively, while the signal is at a low level, to a ground voltage.
    レシーバ回路は、信号がローレベルである間、基準電圧とデータ信号を各々受け入れる一対の差動入力トランジスタのドレイン端子を接地電圧と連結することにより、クロック信号がハイレベルに遷移する時に、一対の差動入力トランジスタの結合容量によるキックバックノイズを減少させる。 - 特許庁
  • To provide a mixed mode symbol detecting device which is stably capable of interrupt-processing even if other interrupts of which the priority is high occur, without accompanying the speeding up of a clock frequency which causes the increase of consumption power, in a symbol detecting processing when a plurality of digital signals whose data rate are different, and analog signals are mixed.
    データレートが異なる複数のデジタル信号や、アナログ信号が混在する場合のシンボル検出処理において、消費電力が増大するクロック周波数の高速化を伴うことなく、優先度の高い他の割り込みが発生しても、安定した割り込み処理が可能な混合型シンボル検出装置を提供する。 - 特許庁
  • In the camera in which a remote control device 12 can be contained inside the camera main body 1, back up power is fed from a power source 21 provided inside the remote control device 12 to the camera main body 1 (clock circuit 7 and memory 9) to hold specified information inside the camera main body 1 when the remote control device 12 is contained.
    リモコン装置１２をカメラ本体１内に収納可能なカメラであって、リモコン装置１２が収納されているときに、リモコン装置１２内に設けられた電源２１からカメラ本体１（時計回路７、メモリ９）に、カメラ本体１内において所定情報を保持するためのバックアップ電力を供給する。 - 特許庁
  • Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.
    そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁
  • Timing adjustment using the clock signal as a reference is executed in a signal path of the reset signal based on a set-up time and a holding time of the reset signal specified to the reset input terminal of the circuit block (step S30), in supervising hierarchical design for designing the whole of the semiconductor integrated circuit.
    半導体集積回路の全体を設計する上位階層設計において、回路ブロックのリセット入力端子にそれぞれ規定されるリセット信号のセットアップ時間およびホールド時間に基づいて、リセット信号の信号パスに対してクロック信号を基準としたタイミング調整を実施する（ステップＳ３０）。 - 特許庁
  • To attain a high quality image by securing a sufficient dot-clock while coping with broadening or speeding-up of an image forming apparatus A comprising: an exposure means U including light sources 70R, 70G, 70B, a polygon mirror 78, and fθ lens 79; and a conveyance means 9 for conveying the photosensitive material P at a predetermined conveyance speed.
    光源７０Ｒ，７０Ｇ，７０Ｂと、ポリゴンミラー７８と、ｆθレンズ７９と、を有する露光手段Ｕと、感光材料Ｐを所定の搬送速度で搬送させる搬送手段９と、を備えた画像形成装置Ａにおいて、画像形成装置Ａの幅広対応化又は高速化を図りつつ、十分なドットクロックの確保による高画質化を達成する。 - 特許庁
  • Each of the arithmetic processing circuits 2, 3 outputs data Da, Db to the other arithmetic processing circuits 3, 2 in synchronization with the clock signal CLK0 upon input of the time-up signals TUPa, TUPb, mutually collates data DATAa, DATAb and outputs alternate signals CMPa, CMPb indicating the collated results to a collation circuit 4.
    演算処理回路２，３は、それぞれ、この計時完了信号の入力を契機に、クロック信号ＣＬＫ０に同期してデータＤａ，Ｄｂを他方の演算処理回路３，２に出力して、データＤＡＴＡａ，ＤＡＴＡｂを互いに照合し、その照合結果を示す交番信号ＣＭＰａ，ＣＭＰｂを照合回路４に出力する。 - 特許庁
  • With use of this specified pattern information, an output data generater 20 detects difference information between the data read out from the register 50 and the data read out at the last time, and speeds up a clock signal for writing generated from a frequency control circuit 11 in a section in which it is determined that the difference information is the same with each other.
    この特定したパターン情報を用いて、データ保持レジスタ５０から読み出されるデータについて、出力データ生成部２０において、直前に読み出されたデータとの差分情報を検出し、差分情報が同じであると判別した区間において、周波数制御回路１１において生成する書き込みのためのクロック信号を高速化する。 - 特許庁
  • The time data TD2 is prevented from being lost, without having to use a small-sized button battery or the like for back-up, and the electronic equipment is compactified, by providing a battery 5 used for the electronic equipment, and an IC 2 for a real-time clock, integrated with the battery 5 and driven based on electric power BP supplied from the battery 5.
    本発明は、電子機器に用いられるバッテリ５と、バッテリ５と一体化され、当該バッテリ５から供給される電力ＢＰに基づいて駆動するリアルタイムクロック用ＩＣ２とを設けることにより、バックアップ用の小型ボタン電池等を用いることなく時刻データＴＤ２の消失を防ぎ、かつ電子機器を小型化することができる。 - 特許庁
  • In the interphone control system where an interphone master unit 14 and a slave unit 15 are interconnected by a transmission line, a frequency modulation signal of a voice frequency modulation circuit 5 applying frequency modulation to a voice signal picked up by a microphone is used in common as a clock signal for a microcomputer 7 controlling the interphone control system.
    インターホン親機１４と子機１５を伝送ラインを介して相互に接続されているインターホン制御装置において、マイクに入力される音声信号を周波数変調する音声周波数変調回路５と、前記音声周波数変調回路の周波数変調信号をインターホン制御装置を制御するマイクロコンピュータ７のクロック信号に共用する。 - 特許庁
  • The precharge data controller 65 decides the gradation value of RGB, reads the precharge current data corresponding to the gradation value using a look-up table 66, receives the input of vertical/horizontal synchronization signals and a clock signal, and controls the precharge drive section 62, by using the control signals SEL 1 and SEL 2 corresponding to the precharge current data.
    予備充電データ制御部６５は、ＲＧＢの階調値を判断し、その階調値に対応する予備充電電流データをルックアップ・テーブル６６で読み取り、垂直/水平同期信号とクロック信号の入力を受けて、予備充電電流データに対応する制御信号ＳＥＬ１、ＳＥＬ２を使用して予備充電駆動部６２を制御する。 - 特許庁
  • When Onmyoryo was first set up, as hogi's duties only consisted of seizen, chiso (something like the present 'Feng Shui'), astronomy, astrology, calendar-making, judging lucky and unlucky days and the clock, they exclusively worked to observe astronomy, to manage the calendar and clock and to make predictions on good and bad luck concerning events using logical analyses based on inyo gogyo, while never performing religious ceremonies or magic rituals like jingikan or monks, they played a key role in selecting lucky days when building or reconstruction work was required at the Imperial Court and performed divinations for lucky and unlucky properties/directions for relocating the capital.
    陰陽寮成立当初の方技は、純粋に占筮、地相（現在で言う「風水」的なもの）、天体観測、占星術、暦の作成、吉日凶日の判断、漏刻のみを職掌としていたため、もっぱら天文観測・暦時の管理・事の吉凶を陰陽五行に基づく理論的な分析によって予言するだけであって、神祇官や僧侶のような宗教的な儀礼や呪術は全く行わなかったが、朝廷において営繕を行う際の吉日選定や、土地・方角などの吉凶を占うことで遷都の際などに重要な役割を果たした。 - Wikipedia日英京都関連文書対訳コーパス
  • The means for generating the clock enable signals includes: a driving means that executes pull-down or pull-up operation in response to the operation signal or non-operation signal; a reset means for resetting the output node of the driving means in response to the operation signal for the semiconductor device; and an output means which latches the signal applied to the output node of the driving means, and outputs it after buffering.
    その場合、クロックイネーブル信号を生成する手段は、作動信号又は非作動信号に応答してプルダウン又はプルアップ動作を行う駆動手段と、半導体デバイスに対する作動信号に応答して駆動手段の出力ノードをリセットするリセット手段と、駆動手段の出力ノードに印加された信号をラッチし、バッファリングして出力する出力手段とを備えている。 - 特許庁
  • This delay time detecting circuit detects the delay time of a circuit 11 sandwiched by a plurality of flip-flops 12 and 13, and has a binary up counter 15 that is reset just after data for the circuit 11 are transmitted to the flip-flop 12 in a previous stage and a trigger signal is provided and counts input times of a clock signal until finishing of the propagation of the circuit 11.
    複数個のフリップフロップ１２，１３に挟まれた回路１１の遅延時間を検出する遅延時間検出回路であって、前段のフリップフロップ１２に回路１１へのデータを送り出してトリガ信号を与えると同時にリセットされ、そこから、回路１１の伝播が終わるまでクロック信号が何回入力されるかを計数するバイナリアップカウンタ１５を有する。 - 特許庁
  • To provide distance measuring equipment capable of shortening the time for output of sensor data and speeding up ranging by imparting clock pulses of a period shorter than that in outputting the sensor data effective (necessary) for the unnecessary sensor data among pieces of the sensor data outputted from an AF sensor of a passive type in ranging by using the AF sensor.
    パッシブ方式のＡＦセンサを使用した測距において、ＡＦセンサから出力されるセンサデータのうち、不要なセンサデータに対しては有効（必要）なセンサデータの出力時に比べて短い周期のクロックパルスを与えてＡＦセンサから出力させることにより、センサデータの出力時間を短縮することができ、測距の迅速化を図ることができる測距装置を提供する。 - 特許庁
  • The audio mixing device includes: a digital adder for adding up a plurality of PDM signals that are respective conversions of a plurality of digital audio signals; a DA converter for DA-converting a digital audio signal output from the digital adder to output an analog audio signal; and synchronization circuits disposed prior to the digital adder to output the plurality of digital audio signals to the digital adder synchronously via the same predetermined synchronization timing clock.
    オーディオミキシング装置は、複数のディジタルオーディオ信号からそれぞれ変換された複数のＰＤＭ信号を加算するディジタル加算器と、上記ディジタル加算器から出力されるディジタルオーディオ信号をアナログオーディオ信号にＤＡ変換して出力するＤＡ変換器と、上記ディジタル加算器の前段に設けられ、複数のディジタルオーディオ信号をそれぞれ、所定の同一の同期化タイミングクロックを用いて互いに同期化して上記ディジタル加算器に出力する同期化回路を備えた。 - 特許庁
  • Regarding the review of the postal businesses, as I told you the other day, we intend to draw up a bill to suspend the sale of shares and assets before the start of the extraordinary Diet session, and, if possible, we hope to enact a basic law, too. However, as the period of the session is very short, we must race against the clock if we are to enact the latter. Therefore, it is not clear whether we can fix the details of the basic law in the short period of time, so it may be better to listen to more opinions from various people. The Prime Minister also offered me a good idea (about business of the Japan Post) when I met him yesterday. As I told you over and over again, I have no intention of restoring the postal businesses, which have been broken up by Mr. Koizumi (former Prime Minister), to their status before the breakup
    それと、ここは郵政見直しの方についても、この間も申し上げましたように、この臨時国会が始まる前に、きっちりと凍結法案、これは株と資産の凍結法案提出、できれば基本法をつくりたいと思っておりますが、会期が非常に短いものですから、基本法が上げられるかどうか、ちょっと時間との勝負みたいなところがありますので、基本法の中身まできちんと固めていけるか、非常に期間が短いですから、むしろもっといろいろな方の意見も聞いて、昨日だったか、総理にお会いした時も、総理もなかなかよいアイデア、意見も持っておられましたし、何度も言うように、純ちゃん（小泉純一郎元総理）がぐちゃぐちゃにしてしまった郵政事業を、その前の姿に戻すという気は、私にはありません - 金融庁
＜前へ 1 2 3 4 5 6 7 8 9

例文データの著作権について