「etching method」を含む例文一覧(6852)
＜前へ 1 2 .... 117 118 119 120 121 122 123 124 125 .... 137 138 次へ＞- This method comprises adding phosphoric acid to a copper etching waste liquid containing copper chloride and hydrochloric acid as the main components, heating it to evaporate hydrochloric acid, and recovering hydrochloric acid by condensing the evaporated vapor, whereby hydrochloric acid having a concentration of 15% or higher can be recovered.
塩化銅と塩酸を主成分とする銅エッチング廃液に燐酸を加えて加熱することにより、塩酸を蒸発し、その蒸発蒸気を凝縮して塩酸を回収するものであり、濃度１５％以上の塩酸を回収することができる。 - 特許庁 - To provide a method for forming a positive metal oxide patterned thin film using a photosensitive sol-gel material containing a metal alkoxide and a chelate stabilizer and using an aqueous alkali solution as an etching solution and to provide a recessed film manufactured using the method for forming a positive metal oxide patterned thin film and a composition for forming a positive metal oxide patterned thin film.
金属アルコキシドとキレート安定化剤とを含む感光性ゾルゲル材料を用いて、エッチング溶液としてアルカリ水溶液を用いたポジ型金属酸化物パターン薄膜の形成方法、該ポジ型金属酸化物パターン薄膜の形成方法を用いて作製された凹形状膜、並びにポジ型金属酸化物パターン薄膜形成用組成物を提供する。 - 特許庁 - To provide a plating pretreatment method capable of uniformly forming a uniform metal film with excellent adhesiveness by the plating treatment on a surface of polymer fiber or carbon fiber without executing any conventional etching treatment, and to provide a manufacturing method of polymer fiber or carbon fiber capable of uniformly forming the uniform metal film with excellent adhesiveness.
本発明は、従来のエッチング処理を施すことなく、高分子繊維又は炭素繊維の表面にメッキ処理により均一な金属皮膜を均一且つ密着性よく形成することができるメッキ前処理方法及び均一な金属皮膜が均一且つ密着性よく形成されている高分子繊維又は炭素繊維の製造方法を提供する - 特許庁 - To provide a zinc oxide-based transparent conductive film-forming material usable for a target for film formation of a transparent conductive film which holds conductivity endurable for practical use, has weatherability, and has a suitable etching rate in patterning, a method for manufacturing the same, a target using the same, and a method for forming a zinc oxide-based transparent conductive film.
実用に耐えうる導電性を保ちながら、かつ耐候性を備え、パターニングの際に適当なエッチングレートを有する透明導電膜を成膜するためのターゲットに用いることができる酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法を提供する。 - 特許庁 - To provide a film forming composition for nanoimprint, a photosensitive resist and a nanostructure excellent in etching durability to oxygen gas, preventing a transfer pattern from peeling, solving a problem about a retention time on a substrate and having excellent transferring property, to provide a pattern forming method using the composition or the like, and to provide a program to carry out the pattern forming method.
酸素ガスに対するエッチング耐性に優れるとともに、転写パターンの剥離を防止し、基板上における保持時間についての問題を解消し、転写性にも優れるナノインプリント用の膜形成組成物及び感光性レジスト、ナノ構造体、これらを用いたパターン形成方法、並びにこのパターン形成方法を実現するためのプログラムを提供する。 - 特許庁 - In a method of forming storage electrodes of a semiconductor device and also a method of forming a semiconductor, the composition and vapor-deposition conditions of each of a bit line hard mask nitride film and a bit line nitride film spacer are varied so that the two nitride films are formed to have different compositions and also to have different etching ratios.
本発明は半導体素子の格納電極形成方法に関し、ビットラインハードマスク窒化膜と窒化膜スペーサそれぞれの成分と蒸着条件を変化させることにより、前記２つの窒化膜の組成が異なるよう形成され互いに異なる食刻比率を有するようにする半導体素子の形成方法に関するものである。 - 特許庁 - In this method for the piezoelectric vibrater 14, as a minute vibrating part 26 can be formed by etching which enables precise removal processing, a more compact and higher frequency piezoelectric vibrator 14 can be made compared to that made by the existing manufacturing method which forms the vibrating part 26 by grinding.
このように、この圧電体振動子１４の製造方法においては、精密な除去加工が可能なエッチング加工で微細な振動部２６を形成することができるため、研磨加工で振動部２６を形成する従来の製造方法で作製された圧電体振動子よりも小型で高周波の圧電振動子１４を作製することができる。 - 特許庁 - This cleaning liquid is for cleaning iodine and the iodine compound that remain in the semiconductor device, having the gold electrode or the gold wiring formed by the iodine based etching liquid, and the cleaning liquid is an aqueous solution containing thiosulfate; and this cleaning method uses the cleaning liquid, and the semiconductor device is cleaned by this cleaning method.
ヨウ素系エッチング液によって形成された金電極または金配線を有する半導体装置に残留するヨウ素及びヨウ素化合物を洗浄するための洗浄液であって、該洗浄液がチオ硫酸塩を含む水溶液である洗浄液、それを用いる洗浄方法、及び該洗浄方法で洗浄された半導体装置。 - 特許庁 - To provide a method for roughening the copper surface and a printed wiring board and its producing method dealing with fine pitch of via hole, thinning of copper plating and multilayered surface layer printed wiring board in which thinning of a wiring line due to etching is minimized while keeping adhesion between the surface of copper wiring and an overlying insulation layer.
プリント配線板において、銅配線表面とその上の絶縁層との密着性を保持しつつ、配線ラインのエッチングによる細りを最小限に抑えた、バイアホールの狭ピッチ化、銅めっき厚の薄層化、表層プリント配線基板の多層化に対応する銅表面の粗化方法およびプリント配線基板とその製造方法を提供する。 - 特許庁 - In the method for evaluating the carrier density of a wafer containing a compound semiconductor surface layer containing In by utilizing a C-V method, a liquid electrode is brought into contact with the surface of the wafer, and an applied voltage up to a voltage exceeding 10 V is utilized for non-destructively evaluating the carrier density without utilizing optical etching.
Ｉｎを含む化合物半導体表面層を含むウエハのキャリヤ密度をＣ−Ｖ法を利用して評価する方法は、そのウエハの表面に液体電極を接触させて、光エッチングを利用することなく１０Ｖを超える電圧までの印加電圧を利用して非破壊的にキャリヤ密度を評価することを特徴としている。 - 特許庁 - To provide a surface treatment method of a quartz glass substrate capable of obtaining a quartz glass substrate having a high flatness (subnanometer level) which can meet the demand for a lithography reflection mask substrate using an extreme ultraviolet ray (EUV) in the field of LSI or the like, and a hydrogen radical etching apparatus suitably used for the treatment method.
本発明は、ＬＳＩ分野の極端紫外線（ＥＵＶ）を用いたリソグラフィ反射マスク基板などに対する要望に応えることができるようにした高平坦度（サブナノメータレベル）石英ガラス基板を得ることができるようにした石英ガラス基板の表面処理方法及びその処理方法に好適に用いられる水素ラジカルエッチング装置を提供する。 - 特許庁 - In the manufacturing method of a SOI wafer, before the oxide film forming process, a reactive ion etching (RIE) defect annihilation process is performed in which a defect is annihilated that exists in a region having at least up to 5 μm depth from a surface being a bonding surface of a prepared silicon substrate and that is detected by an RIE method by applying a rapid thermal treatment to the prepared silicon substrate.
酸化膜形成工程の前に、前記準備したシリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の貼り合わせ面となる表面から５μｍの深さまでの領域に存在するＲＩＥ法により検出される欠陥を消滅させるＲＩＥ欠陥消滅工程を行うＳＯＩウェーハの製造方法。 - 特許庁 - To provide a decorative material capable of removing easily and sufficiently a metal layer of a non-metallic glossy portion, even when molding partially the metal layer such as a radio wave transmitting metal layer by a method through etching treatment, and capable of decorating a molding with a desired pattern, a manufacturing method for the decorative material, and the molding using the decorative material.
エッチング処理を経る方法で電波透過性金属層などの金属層を部分的に形成する場合でも、非金属光沢部分の金属層を容易かつ十分に除去でき、成形体を所望の図柄で装飾することが容易かつ十分にできる装飾材、その装飾材の製造方法、その装飾材を用いた成形品の提供。 - 特許庁 - To provide; a method of manufacturing a microlens sheet, which obtains a microlens sheet of high reliability and a projection screen or the like using the same by surely forming holes for etching by a beam like laser and surely forming each microlens; a method of manufacturing a projection screen using the microlens sheet; and a projection screen.
レーザ等のビームによるエッチング用穴の形成を確実に行うとともに、各マイクロレンズを確実に形成して、信頼性の高いマイクロレンズシートおよびそれを用いた投写スクリーン等を得ることのできるマイクロレンズシートの製造方法およびそのマイクロレンズシートを用いた投写スクリーンの製造方法、並びに投写スクリーンを提供する。 - 特許庁 - To provide a zinc oxide-based transparent conductive film-forming material usable for a target for film formation of a transparent conductive film which holds conductivity endurable for pracrtical use, has weather resistance, and has a suitable etching rate in patterning, a method for manufacturing the same, a target using the same, and a method for forming zinc oxide-based transparent conductive film.
実用に耐えうる導電性を保ちながら、かつ耐候性を備え、パターニングの際に適当なエッチングレートを有する透明導電膜を成膜するためのターゲットに用いることができる酸化亜鉛系透明導電膜形成材料、その製造方法、それを用いたターゲット、および酸化亜鉛系透明導電膜の形成方法を提供する。 - 特許庁 - An insulation film is used, composed of an Si nitride film formed by the low pressure CVD method as an intermediate insulation film 107 which is inserted between insulation films 106, 108 having first and second contact holes 161, 162 and used for a mask in etching the second contact holes 162, and an Si nitride film formed by the plasma CVD method.
第１及び第２のコンタクト孔１６１、１６２が形成された絶縁膜１０６、１０８間に挿入され、第２のコンタクト孔１６２をエッチングする際のマスクに用いられる中間絶縁膜１０７として減圧ＣＶＤ法により形成されたシリコン窒化膜とプラズマＣＶＤ法により形成されたシリコン窒化膜とから構成された絶縁膜を用いる。 - 特許庁 - The manufacturing method for the inkjet recording head includes a process of preparing the Si substrate where the heating elements and an orifice plate with ejection ports for ejecting ink formed therein are set at one primary face side, a process of forming the ink supply ports by etching the other primary face of the Si substrate by the method and by forming through-holes in the Si substrate.
発熱体とインクを吐出するための吐出口が設けられたオリフィスプレートとが一方の主面側に設けられたＳｉ基板を用意する工程；及びＳｉ基板の他方の主面を前記方法によってエッチングしてＳｉ基板に貫通孔を設けることによりインク供給口を形成する工程を有するインクジェット記録ヘッドの製造方法。 - 特許庁 - To provide a thin film pattern forming method for directly forming a thin film circuit pattern using a mask by which a continuous circuit pattern difficult to be formed by mask film deposition can be formed without using any photo-lithography etching process in forming thin film circuit pattern, a pattern forming apparatus using the method, and an electronic circuit device manufactured by the forming apparatus.
薄膜回路パターン形成において、ホトリソグラフィー・エッチィングプロセスを用いることなく、かつマスク成膜では難しかった連続回路パターン形成を可能とするマスクを用いた薄膜回路パターン直接形成するパターン形成方法とそれを用いたパターン形成装置、さらには該形成装置により製造された電子回路装置を提供する。 - 特許庁 - There are provided a surface microstructure manufacturing method for manufacturing an unevenness P3 of nano meter order through dry etching by seeding a nano diamond fine particle P2 on the test piece surface of a test piece P1 composed of silicon, gallium arsenide, and diamond and using this as a minute hard mask, and a diamond nano electrode manufacturing method using the microstructure.
シリコン、ガリウム砒素、ダイヤモンドからなる試料Ｐ１の試料表面にナノダイヤモンド微粒子Ｐ２を種付けしてこれを微小ハードマスクとして使用し、ドライエッチングを行うことによりナノメートルオーダーの凹凸Ｐ３を製造することを特徴とする表面微細構造製造方法及びこの微細構造を利用したダイヤモンドナノ電極の製造方法。 - 特許庁 - The manufacturing method of a magnetoresistance effect element 20 is a dry etching method of a magnetoresistance effect element composed of a magnetic multilayer film containing at least two layers, wherein a second mask material to be a conductor with a reaction with the other atom is doubly overlapped on the lower layer of a first mask material comprising a non-organic-based material.
この磁気抵抗効果素子２０の製造方法は、少なくとも２層の磁性層を含む磁性多層膜から成る磁気抵抗効果素子のドライエッチング方法であって、非有機系材料からなる第一のマスク材の下層に他の原子と反応して導電物になり得る第二のマスク材を二重に重ねて積層する方法である。 - 特許庁 - To provide a mask blank for charged particle beam exposure which improves the yield of mask manufacture, by removing selectively the eaves of a curvature adjustment layer generated when forming an opening by the wet etching method, in the manufacture of the mask for charged particle beam exposure using an SOI substrate with a curvature adjustment layer, and to provide a mask for charged particle beam exposure and a pattern exposure method.
反り調整層を有したＳＯＩ基板を用いた荷電粒子線露光用マスクの製造にて、ウェットエッチング法により開口部形成を行った際に発生する反り調整層のひさしを選択的に除去し、マスク製造の歩留まりを向上させる荷電粒子線露光用マスクブランク、荷電粒子線露光用マスク、パターン露光方法を提供する。 - 特許庁 - This diffraction grating formation method includes at least a process of forming stripe mask patterns 104 with a constant period and different coating widths on a substrate 100, and a process of transferring the mask patterns 104 onto the substrate 100 by an etching method having chemical anisotropic selectivity for a material constituting the substrate 100, in a method for forming diffraction gratings 106 (106a, 106b) with periodic irregularity.
本発明に係る回折格子の形成方法は、周期的な凹凸を有する回折格子の形成方法において、基板上に周期が一定で被覆幅の異なるストライプ状のマスクパターンを形成する工程と、前記基板を構成する材料に対して化学的異方選択性を有するエッチング方法を用いて前記マスクパターンを該基板に転写する工程と、を少なくとも備えたことを特徴とする。 - 特許庁 - The manufacturing method of a printed wiring board wherein an interlayer insulating layer formed by dispersing scaly grains into a curing resin is formed on a board, and a wiring pattern and via holes can easily and accurately be transferred to the inter layer insulating layer by an imprint method, using a mold having bumps and dips corresponding to the wiring pattern and the via holes without using an optical transferring method and complicated etching treatment.
硬化樹脂中に鱗片状粒子を分散させてなる層間絶縁層を基板上に形成し、光学的な転写方法や煩雑なエッチング処理を用いることなく、配線パターンやバイアホールに対応する凹凸を有するモールドを用いたインプリント法によって、配線パターンやバイアホールを層間絶縁層に容易かつ正確に転写できるプリント配線板の製造方法を提案する。 - 特許庁 - To provide an evaluation method for simple, easy and high-sensitivity selection of ion-exchange resin, that is suitable for manufacturing ultrapure water for reducing the degree of etching on the surface of a silicon material, when the ultrapure water, used as cleaning water, is to be produced during the manufacturing of semiconductor or liquid crystals.
半導体や液晶製造用の洗浄水として使用される超純水を製造するに際し、シリコン物質表面のエッチング度合が低い超純水を製造するのに適したイオン交換樹脂を簡易かつ高感度に選定するための評価方法を提供する。 - 特許庁 - To provide a semiconductor device that while securing sufficient EM resistance for wiring, reduces inter-wiring-layer and inter-line leaks, increases a TDDB life, and secures a high selection ratio during via-hole etching to have high-reliability wiring, and to provide a manufacturing method thereof.
配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる半導体装置およびその製造方法を提供する。 - 特許庁 - To solve the problem that the etching characteristics of the aluminum material after final annealing are insufficient due to the heterogeneity in the way of dissolving of a surface layer of the aluminum material when the surface layer of the aluminum material is dissolved by washing, in a method of manufacturing an aluminum material for electrolytic capacitors.
従来の電解コンデンサ用アルミニウム材の製造法において、アルミニウム材表面層を洗浄により溶解させる際に、アルミニウム材表層の溶け方が不均質であるため最終焼鈍後のアルミニウム材のエッチング特性が不十分であるという問題点を解決する。 - 特許庁 - The manufacturing method of the semiconductor apparatus comprises the first step of forming the combined substrate by bonding the plurality of the semiconductor substrates together, the second step of forming the recess by etching the combined substrate, and the third step of mounting the semiconductor device in the recess.
複数の半導体基板を貼り合わせて合わせ基板を形成する第１の工程と、前記合わせ基板をエッチングして凹部を形成する第２の工程と、前記凹部に半導体素子を実装する第３の工程と、を有することを特徴とする半導体装置の製造方法。 - 特許庁 - The manufacturing method of a color filter comprises a protective film forming process of forming a protective film on a semiconductor substrate; a recessed part forming process of forming a recessed part by dry-etching the formed protective film; and a filter forming process of forming a color filter layer on the formed recessed part.
半導体基板上に保護膜を形成する保護膜形成工程、形成された保護膜をドライエッチングにより加工して凹部を形成する凹部形成工程、及び形成された凹部にカラーフィルタ層を形成するフィルタ形成工程とを有するカラーフィルタの製造方法である。 - 特許庁 - The method for patterning the organic thin-film that includes a step for forming the organic thin film on a substrate, a step for selectively printing a masking material on a part of the organic thin film, a step for dry-etching a portion exposed out of the organic thin film, and a step for removing the masking material.
基板上に有機薄膜を形成するステップ、有機薄膜の一部分上にマスク物質を選択的にプリンティングするステップ、有機薄膜のうち露出された部分をドライエッチングするステップ、及びマスク物質を除去するステップを含む有機薄膜のパターニング方法である。 - 特許庁 - A semiconductor substrate 1 formed with an opening and a thin diaphragm 2 from a (110) plane accompanied with an etching process, is arranged on a glass seat (a glass substrate) 20 having a pressure-introducing opening 20a, and then the semiconductor substrate 1 and the glass seat 20 are jointed by a positive electrode jointing method.
（１００）面からエッチング処理に伴って開口部及び薄肉のダイアフラム部２が形成されてなる半導体基板１を圧力導入孔２０ａを有するガラス台座（ガラス基板）２０上に配設し、半導体基板１とガラス台座２０とを陽極接合法によって接合する。 - 特許庁 - Single crystal silicon TR elements 5 are separately manufactured in liquid by anisotropic etching after formation of TR circuits for liquid crystal driving and are arranged in holes formed in the high polymer thick film 6 by an intra- liquid arranging method, and a smoother is formed to fill steps and gaps.
単結晶シリコントランジスタ素子５は、液晶駆動用のトランジスタ回路を形成した後、異方性エッチングによって液体中に分離作製し、液体中配列法で高分子厚膜６に形成した穴に配列させ、平滑化剤を形成して段差や隙間を埋める。 - 特許庁 - To provide a semiconductor device manufacturing method which forms a protection film on a side wall of a via hole in the middle of etching process of a trench in order to reduce a faceting of the via hole, while which makes it possible to effectively protect an object to be protected by selecting its forming process properly.
半導体装置の製造方法に関し、ビアホールに於ける肩落ちを低減させる為、トレンチのエッチング加工途中でビアホールの側壁に保護膜を形成するのであるが、その形成工程段階を適切に選定することで、保護対象を有効に保護できるようにする。 - 特許庁 - The method further includes a step of forming an etching mask in the trench to mask partially the basal surface of the trench, and successively a step of removing the semiconductor material of the substrate exposing in the basal surface which has been partially masked and demarcating a second side wall which deepens the trench and has been narrowed.
この方法はさらに、トレンチ内にエッチング・マスクを形成してトレンチの基底面を部分的にマスクするステップと、これに続いて、部分的にマスクされた基底面の露出した基板の半導体材料を除去して、トレンチを深くする狭められた第２の側壁を画定するステップとを含む。 - 特許庁 - The method for manufacturing the semiconductor device comprises the steps of forming silicon oxide films 12, 13 on a silicon substrate 11, selectively etching the films 12, 13 to an extent that the substrate 11 exposes, and epitaxial growing silicon germanium films 15, 16 on the exposed substrate 11.
シリコン基板１１上にシリコン酸化膜１２，１３を形成する工程と、このシリコン酸化膜１２，１３をシリコン基板１１が露出するまで選択エッチングする工程と、露出したシリコン基板１１上にシリコンゲルマニウム膜１５，１６をエピタキシャル成長する工程を有する。 - 特許庁 - By conducting a process of partially forming a mask on the surface of a substrate and a process of forming concave portions by etch-removing a portion of the surface of the substrate which is not covered with the mask by a dry etching method in this order, concave-convex portions are formed on the surface of the substrate.
基板の表面に部分的にマスクを形成する工程と、ドライエッチング法を用いて前記基板の表面の前記マスクに覆われていない部分をエッチング除去して凹部を形成する工程とを、この順に行うことにより、基板の表面に凹凸部を設ける。 - 特許庁 - The method for manufacturing the semiconductor device comprises the steps of coating a TiN film 41 of an antireflection film on an Al shielding film 10, forming a black dye-filled polyimide film 11 thereon, opening the film 11 on a position for forming the marker 15, and thereafter opening the film 41 by anisotropically etching.
Ａｌ遮光膜１０上に反射防止膜であるＴｉＮ膜４１を被覆し、その上に黒色染料入りポリイミド膜１１を形成し、マーカ１５を形成する箇所の上の黒色染料入りポリイミド膜１１を開口し、その後、ＴｉＮ膜４１を異方性エッチングで開口する。 - 特許庁 - To provide a method of manufacturing an imprint mold which is capable of forming a fine mold pattern with high pattern accuracy and is capable of finally removing a thin film pattern formed for etching processing on a substrate, without damaging the mold pattern.
インプリント用モールドの製造において微細なモールドパターンを高いパターン精度で形成することができ、しかも基板をエッチング加工するために形成した薄膜パターンを最終的にモールドパターンにダメージを与えないように除去できるインプリント用モールドの製造方法を提供する。 - 特許庁 - Next, after a fifth insulating film is deposited by a CVD method on a fourth insulating film covering the laminated gate electrode 20, anisotropic etching is performed for the fifth insulating film and the fourth insulating film and a first side wall 27 is formed on the side of the laminated gate electrode 20.
次に、積層型ゲート電極２０を覆う第４の絶縁膜の上にＣＶＤ法により第５の絶縁膜を堆積した後、第５の絶縁膜及び第４の絶縁膜に対して異方性エッチングを行なって積層型ゲート電極２０の側面に第１のサイドウォール２７を形成する。 - 特許庁 - To provide a manufacturing method for an optical element having a fine structure whose aspect ratio is high and whose etching shape is a rectangle by making a film to be etched on a lower layer have the same cycle as that of a resist pattern even in using the resist pattern whose cross section is corrugated in the cycle finer than the wavelength of the visible region.
可視域の波長より微細な周期で、断面が波型をなすレジストパターンを用いても、下層の被エッチング膜に同じ周期をも持たせ、しかも、アスペクト比が高くてエッチング形状が矩形を成す微細構造を有する光学素子の製造方法を提供すること。 - 特許庁 - To provide a semiconductor device, and a fabrication method thereof, having a sidewall structure for which damages in the shape of the gate electrode and short circuit between the gate electrode and a metal electrode in a contact hole can be prevented at etching of a self-aligned contact hole without sacrificing reliability of a transistor.
トランジスタの信頼性を損なうことなく、自己整合コンタクトホールのエッチング時におけるゲート電極形状の損傷、ゲート電極とコンタクトホール内の金属電極とのショートを防止し得るサイドウォール構造の半導体装置及びその製造方法を提供する。 - 特許庁 - A manufacturing method for a semiconductor device including a channel-etched inverted-staggered thin film transistor includes a process of etching an oxide semiconductor film and a conductive film with a mask layer formed using a multi-gradation mask, which is an exposure mask allowing transmitted light to have a plurality of intensities.
チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。 - 特許庁 - To provide a piezoelectric resonator chip with high reliability capable of realizing high performance and high stability of the electric characteristics of a piezoelectric resonator by eliminating the effect of mask deviation in the case of executing frequency adjustment by means of dry etching, and to provide a frequency adjustment method for the piezoelectric resonator chip.
ドライエッチングにより周波数調整する場合に、マスクずれの影響をなくし、圧電振動子の電気的特性の高性能化や高安定化が実現できるより信頼性の高い圧電振動片、および圧電振動片の周波数調整方法を提供する。 - 特許庁 - To provide a method and apparatus for efficiently treating a gas which contains a fluorocompound and carbon monoxide and is discharged e.g. in the step of dry cleaning the inside surface of a semiconductor production apparatus in the semiconductor industry or in the step of etching various formed films such as an oxide film.
例えば、半導体工業で、半導体製造装置の内面等をドライクリーニングする工程や、酸化膜等の各種成膜をエッチングする工程などで排出されるフッ素含有化合物及びＣＯを含むガスを効率よく処理する方法及び装置を提供する。 - 特許庁 - To provide a method for manufacturing an optical disk substrate and an optical master disk having a shape with which a land prepit(LPP) and neighboring grooves thereof do not affect groove recording quality when pits and grooves having different depths are formed in the same master disk by using plasma etching and an ashing process.
プラズマエッチングとアッシングプロセスを用いて、深さが異なるピットとグル−ブを同一原盤内に形成する際に、ランドブリピット（ＬＰＰ）及びその隣接グル−ブがグル−ブ記録品質に影響を与えることない形状の光ディスク基板および光ディスク原盤の製造方法を提供する。 - 特許庁 - In the method for manufacturing a section observation sample by covering an upper portion of a workpiece with a shielding plate, and etching a non-covered part by ion beams, an angle formed by the surface to be machined in the workpiece before machining and the bottom surface of the shielding plate is sharp.
被加工物の上部を遮蔽板で覆い、遮蔽されない部分をイオンビームでエッチング加工して断面観察試料を作製する方法において、加工前の被加工物の加工対象面と遮蔽板の底面とのなす角度が鋭角である断面観察試料の作製方法。 - 特許庁 - To provide a method of manufacturing a liquid crystal display unit capable of preventing the end of a gate line, the end of a data line, and the surface of a drain electrode from being damaged and from having a reversed tapered structure during the period of the progress of an etching process for forming a contact hole and thereby improving electrical characteristics and the reliability of the liquid crystal display unit.
接触孔形成のためのエッチング工程進行時に、ゲート線の端部、データ線の端部及びドレーン電極の表面が損傷及び逆テーパ構造となることを防止し、液晶表示装置の電気的特性及び信頼性を向上する製造方法の提供。 - 特許庁 - To improve the throughput of removal of foreign particles in a hole or in a wiring trench which are adhered at the time of etching or resist removal, and to remove an oxide film on the surface of lower wiring which is exposed from the hole or the wiring trench with respect to a method for manufacturing a semiconductor device including a cleaning step.
洗浄工程を含む半導体装置の製造方法に関し、エッチング時やレジスト除去時に付着したホール内又は配線溝内の異物除去のスループットを向上するとともに、ホールや配線用溝から露出した下側配線表面の酸化膜を除去すること。 - 特許庁 - To provide a semiconductor device having a DRAM capacitor which easily ensures the adhesiveness of a lower electrode and a peripheral insulating film, prevents an increase in leakage current of a capacitor in this portion, prevents the collapse of the lower electrode in wet-etching, and improves the reliability of the device, and to provide the method of manufacturing the semiconductor device.
下部電極と周辺絶縁膜との密着性を容易に確保し、この部分でのキャパシタのリーク電流の増大を防止し、また、ウエットエッチング時の下部電極の倒壊を防止し、ひいてはデバイスの信頼性を向上したＤＲＡＭ型のキャパシタを有する半導体装置を提供する。 - 特許庁 - In the method for manufacturing the semiconductor device, in order to provide a semiconductor substrate (202), to form a dielectrics layer (204) on the semiconductor substrate (202) and to expose part of a surface of the semiconductor substrate (202), a process is contained wherein a trench or a via (206) is formed on the dielectrics layer (204) by etching.
半導体デバイスを製造する方法は、半導体基板（２０２）を提供し、半導体基板（２０２）の上に誘電体層（２０４）を形成し、半導体基板（２０２）の表面の一部を露出させるため、誘電体層（２０４）にトレンチ又はバイア（２０６）をエッチングする工程を含む。 - 特許庁 - Since the opening 131 and the volume of the resonant cavity 140 can be highly accurately adjusted to desired values by etching using a photolithography method, the resonance frequencies (resonant frequencies) of the resonant cavity 140 can be easily made uniform in the plurality of sensor elements 100.
共鳴空洞１４０の開口１３１および容積は、フォトリソグラフィ法を利用したエッチング等により精度よく所望の大きさとすることができるため、複数のセンサ素子１００において共鳴空洞１４０の共振周波数（共鳴周波数）を容易に揃えることができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
