「etching method」を含む例文一覧(6852)
＜前へ 1 2 .... 92 93 94 95 96 97 98 99 100 .... 137 138 次へ＞- In the method of manufacturing the semiconductor device, when six surfaces of a p-n column are exposed by etching back a p-type epitaxial layer 5 buried in a deep trench 4 having a high-aspect ratio, a surface of the p-type epitaxial layer 5 is etched so as to be lower in level than a surface of a n-type epitaxial layer 2 by isotorpic etching.
高アスペクト比の深いトレンチ４に埋め込んだｐ型エピタキシャル層５をエッチバックすることによりｐｎカラム６表面を露出させるときに、等方性エッチングを用い、さらにｐ型エピタキシャル層５の表面をｎ型エピタキシャル層２表面よりも低くなるようにエッチングする半導体装置の製造方法とする。 - 特許庁 - A method for evaluating a single crystal silicon wafer includes a first step S11 for dry etching a mirror-finished surface 10a of a single crystal silicon wafer 10 on a condition that the etching rate of Si is higher than that of SiO_2, and second steps S12 and S13 for measuring the number of pits existing on the dry etched surface.
鏡面加工された単結晶シリコンウェーハ１０の表面１０ａに、ＳｉＯ_２よりもＳｉのエッチング速度が大きい条件でドライエッチングを施す第１の工程Ｓ１１と、ドライエッチングされた前記表面に存在するピットの個数を計測する第２の工程Ｓ１２，Ｓ１３とを備える。 - 特許庁 - To provide a method of manufacturing a stacked semiconductor integrated device that attains grinding resistance in reverse-surface grinding of a semiconductor wafer, heat resistance in an anisotropic dry etching process etc., chemical resistance during plating and etching, final smooth peeling from a support substrate for processing, and low adherend contamination at the same time.
半導体ウエハの裏面研削時の耐研削抵抗、異方性ドライエッチング工程などにおける耐熱性、メッキやエッチング時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性を同時に成立させる、積層型半導体集積装置の製造方法を提供する。 - 特許庁 - The method of use thereof includes a process which makes the almost plane surface of polysilicon film contact with the solution which is highly aqueous and strongly basic for a sufficient time to make etching selectively the salient or the protrusion from the surface of the almost plane polysilicon film without etching significantly the almost plane polysilicon film.
その使用方法は、概ね平面であるポリシリコン膜を有意にエッチングすることなく、概ね平面であるポリシリコン膜の表面を、該水性の高い強塩基性の溶液と、概ね平面であるポリシリコン膜の表面から隆起または突起を選択的にエッチングするのに十分な時間、接触させることを含む。 - 特許庁 - An GaN material etching method is carried out through such a manner that an electromechanical cell is composed of an anode, a cathode, and an electrolyte, a GaN material is made to serve as an anode, and a bias voltage high enough to induce etching of the GaN material is applied between the anode and the cathode.
電気化学的電池がアノード、カソード、及び電解液から成る電気化学的電池においてアノードとしてＧａＮ材料を形成し、そして上記ＧａＮ材料のエッチングを引き起こすのに十分なレベルまで上記アノードとカソードの間にバイアスを印加することを含むＧａＮ材料のエッチング方法。 - 特許庁 - The manufacturing method of the semiconductor device includes a step of forming an insulation film on the semiconductor substrate, a step of dry-etching the insulation film by a dry process, and a step of removing the damaged layer occurring on the semiconductor substrate by the dry etching by thermally decomposed atomic hydrogen at a predetermined temperature.
半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜を、ドライ工程によりエッチングする工程と、前記エッチングにより前記半導体基板上に生じたダメージ層を、熱分解した原子状の水素により、所定の温度下で除去する工程とを含む。 - 特許庁 - A silicon single crystal ingot 20 which does not include COP (Crystal-Originated Particles) and dislocation clusters is grown by a CZ (Czochralski) method, a silicon wafer is cut out from the silicon single crystal ingot 20, and the silicon wafer as-grown is subjected to reactive ion etching, thus a grown-in defect including silicon oxide is actualized as a projection on an etching face.
ＣＺ法によってＣＯＰ及び転位クラスタを含まないシリコン単結晶インゴット２０を育成し、シリコン単結晶インゴット２０からシリコンウェーハを切り出し、as-grown状態のシリコンウェーハに対して反応性イオンエッチングを施すことにより、酸化シリコンを含むgrown-in欠陥をエッチング面上の突起として顕在化させる。 - 特許庁 - To obtain a method for forming a wiring of a semiconductor device, which can resolve etching conditions at the time of wiring and suppressing a charging damage on a semiconductor device, for example, exploring a cause/ effect relationship between the etching conditions at the time of the wiring and a fluctuation in the threshold voltage of an MOS FET and, on the basis of it.
配線形成の際のエッチング条件と半導体装置のチャージングダメージ、例えば配線形成の際のエッチング条件とＭＯＳＦＥＴのしきい値電圧の変動との間の因果関係を解明し、それに基づいてチャージングダメージを抑制できる半導体装置の配線形成方法を提供する。 - 特許庁 - In the manufacturing method of the magnetic recording medium 1 for successively laminating at least a magnetic film 5, the protective film 6 and the lubricating layer 7 on a non-magnetic substrate 2, before depositing a lubricant on the protective film 6 and forming the lubricating layer 7, the surface of the protective film 6 is processed by using dry etching such as plasma etching.
非磁性基板２上に少なくとも磁性膜５、保護膜６および潤滑層７を順次積層する磁気記録媒体１の製造方法において、潤滑剤を保護膜６上に蒸着し潤滑層７を形成する前に、保護膜６の表面をプラズマエッチングなどのドライエッチングを用いて処理する。 - 特許庁 - The method of use thereof includes a process which contacts the almost plane surface of polysilicon film with the solution which is highly aqueous and strongly basic for a sufficient time to make etching selectively the upheaval or protrusion from the surface of the almost plane polysilicon film without etching significantly the almost plane polysilicon film.
その使用方法は、概ね平面であるポリシリコン膜を有意にエッチングすることなく、概ね平面であるポリシリコン膜の表面を、該水性の高い強塩基性の溶液と、概ね平面であるポリシリコン膜の表面から隆起または突起を選択的にエッチングするのに十分な時間、接触させることを含む。 - 特許庁 - To provide a method of protecting the sides of laminated word lines during SAS etching to avoid the problem that the sides of the laminated word lines of flash memory cells are exposed during SAS etching and prevents an inter-polysilicon dielectric and a gate dielectric from being undercut to increase the data hold loss.
フラッシュ・メモリ・セルの積層されたワード線の側をＳＡＳ食刻中に露呈すること生ずる問題点、ポリシリコン間誘電体及びゲート誘電体をアンダーカットし、データ保持損失の増加を生ずること、を防ぐため、ＳＡＳ食刻中に、積層されたワード線の側を保護する方法を提供する。 - 特許庁 - To provide a metal insulator metal capacitor which can prevent surface etching damage to a capacitor electrode by avoiding the generation of a large amount of a polymer and the lifting of a film formed on the upper portion of the capacitor electrode by etching a barrier metal film for capacitor electrode by using a hard mask, and to provide its manufacturing method.
ハードマスクを利用してキャパシタ電極用バリアー金属膜をエッチングすることにより、多量のポリマー発生を防ぎキャパシタ電極の表面エッチング損傷を防ぐことと、キャパシタ電極上部に形成される膜質のリフティングを防ぐことのできるＭＩＭキャパシタ及びその製造方法を提供する。 - 特許庁 - To provide a method of manufacturing an electro-optical device, which is capable of preventing the occurrence of an insufficient withstand voltage or capacity unevenness of holding capacities from being caused by remaining of etching residuals or roughness of surfaces though dry etching is used when forming the holding capacities provided with thin dielectric layers, and to provide the electro-optical device.
薄い誘電体層を備えた保持容量を形成する際にドライエッチングを利用しても、エッチング残滓の残存や表面の荒れに起因する保持容量の耐電圧不足や容量ばらつきの発生を防止可能な電気光学装置の製造方法および電気光学装置を提供することこと。 - 特許庁 - In this manufacturing method, the conductive layer 2 of a semi- insulating substrate 1 is element-isolated into a required patterning shape through mesa etching and left inside an element formation area, an insulator such as ozone is ion-implanted to step part 4, formed at the peripheral edge part of the conductive layer 2 by mesa etching and the step part 4 is constructed as an electrical insulating body.
半絶縁性基板１の導電層２をメサエッチにより必要なパターニング形状に素子分離して素子形成領域１ａ内に残し、メサエッチにより導電層２の周縁部に形成される段差部４にオゾン等の絶縁物をイオン注入し、段差部４を電気絶縁体として構築する。 - 特許庁 - The etching method includes a first process which arranges droplets including a thin film forming material on a substrate, a second process which dries the droplets and forms a dry film of a narrower width than a diameter of the droplets at arrangement described above, and a third process to etch using the dry film as an etching protective film.
本発明は、基板上に膜形成材料を含む液滴を配置する第１工程と、前記液滴を乾燥し、前記配置時の液滴の径よりも狭い幅の乾燥膜を形成する第２工程と、前記乾燥膜をエッチング保護膜としてエッチングする第３工程と、を含むエッチング方法により、上記課題を解決する。 - 特許庁 - In the method of dry-etching the silicon nitride film 103 for dry-etching the silicon nitride film 103, the silicon nitride film 103 is dry-etched with no generation of plasma by using a process gas at least containing a hydrogen fluoride gas (HF gas) and a fluorine gas (F_2 gas) for an object to be processed 100 with the silicon nitride film 103 formed.
窒化珪素膜１０３をドライエッチングする窒化珪素膜１０３のドライエッチング方法であって、窒化珪素膜１０３が形成された被処理体１００に対して、少なくともフッ化水素ガス（ＨＦガス）とフッ素ガス（Ｆ_２ガス）とを含む処理ガスを用いて、プラズマを生成することなく、窒化珪素膜１０３をドライエッチングする。 - 特許庁 - This method for evaluating the etching accuracy comprises forming a test pattern 2 for measuring resistance including test patterns 21-24 each with a predetermined width and a space between lines arranged in rows and columns on all over the test substrate, measuring a resistance value after etching, and assuming a finished state of a circuit pattern by converting the resistance value into the widths of the line.
縦、横に配列された所定線幅および線間のテストパターン２１〜２４を含む抵抗測定用テストパターン２をテスト基板の全面にわたって形成し、エッチング後に抵抗値を測定し、その抵抗値を線幅に換算して回路パターンの仕上がり状態を想定しエッチング精度を評価する。 - 特許庁 - The method forms structures arranged on a substrate in a two-dimensional manner by forming a single layer by arranging spherical particles on the surface of the substrate so as to fill the surface with the spherical particles most densely using self-organization of the spherical bodies, and performing etching processing using the single layer formed of the spherical particles as an etching mask.
球体の自己組織化を利用して、基板表面に球状粒子を最密に充填するように配置して単層を形成し、前記球状粒子からなる単層をエッチングマスクとしてエッチング処理を行うことにより、基板上に規則的に二次元配置した構造体を形成する方法。 - 特許庁 - This method first etches a device separation film by employing an island mask where the channel area and its adjacent device separation film are partially exposed in the etching process of the recess gate area, and then etches a semiconductor substrate to prevent silicon horns from being formed in the recess gate area and increase a margin in the etching process.
リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるアイランド型マスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することにより、リセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める。 - 特許庁 - In the plasma etching method, a substrate W having a mask pattern formed on a surface is etched in a plasma chamber wherein a target material 30 for sputtering is installed, and plasma of an oxygen-based gas is generated in the plasma chamber in or after the etching of the substrate to ash a surface of a target material 30.
本発明に係るプラズマエッチング方法は、スパッタ用のターゲット材３０が設置されたプラズマチャンバ内で、表面にマスクパターンが形成された基板Ｗをエッチングし、基板のエッチングの途中またはエッチング後に、プラズマチャンバ内で酸素系ガスのプラズマを発生させて、ターゲット材３０の表面をアッシングする。 - 特許庁 - In the manufacturing method of wafer, the crystal orientation accuracy of orientation flat is improved by processing only an orientation flat end surface of ingot formed by cutting the orientation flat mechanically or wafer formed by slicing the orientation flat, in a wet-etching with an anisotropy wet-etching liquid suitable for a material of the wafer and an orientation flat direction desired to be used.
本発明によるウエハの製造方法は、オリフラを機械的にカットしたインゴット又はスライスしたウエハのオリフラ端面のみをウエハの材質及び使用したいオリフラ方位に適した異方性エッチング液でウエットエッチングを行うことにより、オリフラの結晶方位精度を高くすることを特徴としている。 - 特許庁 - In the manufacture of copper wiring substrate formation by a semi additive method, an etching solution containing a hydrogen peroxide of 0.1 to 10 wt.% and a phosphoric acid of 0.5 to 50 wt.% is used as an etching solution of a metal thin film layer (seed layer), whose weight ratio of a hydrogen peroxide/phosphoric acid is 0.02-0.2.
セミアディティブ法における銅配線基板製造において、金属薄膜層（シード層）のエッチング液として、過酸化水素 ０．１〜１０重量％とリン酸 ０．５〜５０重量％を含有し、かつ過酸化水素／リン酸の重量比が ０．０２〜０．２であるエッチング液を使用する銅配線基板製造方法。 - 特許庁 - A method for fabricating a semiconductor device includes etching a substrate to form a trench, forming a junction region in the substrate under the bottom of the trench, etching the bottom of the trench to a certain depth to form a side wall junction region, and forming a bit line coupled to the side wall junction region.
基板をエッチングしてトレンチを形成するステップと、前記トレンチ底面の基板内に接合領域を形成するステップと、前記トレンチ底面を一定の深さエッチングして側壁接合領域を形成するステップと、前記側壁接合領域に接続するビットラインを形成するステップと、を含む半導体装置の製造方法。 - 特許庁 - The method for straightening the warping of the ceramic plate 50 in which the warping is generated has an etching process of etching a surface 50A formed to a convex shape by the warping in the ceramic plate 50 by irradiating the surface 50A formed to the convex shape with a beam of at least either of an ion beam or neutral particle beam.
反りを生じたセラミック板５０の反りの矯正方法であって、セラミック板５０において反りによって凸状とされている面５０Ａに対してイオンビーム又は中性粒子ビームの少なくとも一方のビームを照射して、凸状とされている面５０Ａをエッチングするエッチング工程を備える。 - 特許庁 - To provide a method for uniformly etching a gate insulating film and a semiconductor substrate without damaging them and for forming a gate electrode, when regions different in etching rates are given in the same gate polysilicon film by means of introducing different concentration ions or different ion types.
本発明は、異なる濃度のイオンが導入されたり、異なるイオン種が導入されることにより、同一ゲートポリシリコン膜内において、エッチングレートが異なる領域を有する場合に、ゲート絶縁膜や半導体基板にダメージを与えることなく均一にエッチングしてゲート電極を形成する方法を提供することを目的とする。 - 特許庁 - A method comprises subjecting a substance 32 made from a transparent glass or a quartz on which surface a metal thin film 33 is formed, and about half surface of which is covered with a mask 34 for etching, and comprises judging a degree of etching by observing an judgment pattern 37 on a test piece 15 after removing the mask 34.
透明なガラスまたは石英の基体３２の表面に金属薄膜３３を形成するとともに、マスク３４によって基体３２の表面の約半分の領域を覆った状態でエッチングに供し、この後にマスク３４を除去して判定パターン３７を透して見ることによって、テストピース１５でエッチングの度合を知る。 - 特許庁 - The method for surface-treating a fluororesin molding includes: a step (S11) of applying an etching treatment to the surface to be treated of the fluororesin molding with a solution containing an alkali metal; and after the step of applying etching treatment, a step (S14) of applying a modifying treatment to the surface to be treated with a solution containing a carboxylic acid.
フッ素樹脂成形体の表面処理方法は、フッ素樹脂成形体の被処理面に対し、アルカリ金属を含有する溶液でエッチング処理を施すステップ（Ｓ１１）と、エッチング処理を施すステップの後に、被処理面に対し、カルボン酸を含有する溶液による改質処理を施すステップ（Ｓ１４）とを有する。 - 特許庁 - To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique.
ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。 - 特許庁 - The method for improving the corrosion resistance of the copper-free plated film on a resin includes electroplating a resin-molded article while skipping a copper plating step, and subjects the resin-molded article to each treatment of: etching S1; etching neutralization S2; catalyst application S3; and conductivity impartation S4; electrolytic nickel plating; and finally chromium plating S8.
樹脂成形品に銅めっきを省略して電気めっきを施す銅フリー樹脂めっきの耐食性向上方法であって、前記樹脂成形品に、エッチングＳ１、エッチング中和Ｓ２、触媒付与Ｓ３及び導電化Ｓ４の各処理を施し、次に樹脂成形品に電気ニッケルめっきを施し、最後にクロムめっきＳ８を施す。 - 特許庁 - The method for manufacturing a wiring board comprises a step for partially making thin a conductive foil 20 formed on a base substrate 10 by etching, a step for patterning the conductive foil 20 by etching, and a step for forming a wiring 30 having a thin part 32 on the base substrate 10 in an area being bonded to the electrode of an electronic component.
配線基板の製造方法は、ベース基板１０に形成された導電箔２０の一部をエッチングによって薄くすること、及び、導電箔２０をエッチングによってパターニングすることを含み、ベース基板１０に、電子部品の電極との接合領域に薄肉部３２を有する配線３０を形成することを含む。 - 特許庁 - The method for manufacturing the optical module includes the steps of first etching to form at least one or more grooves on the first surface of a wafer, and second etching to form at least one or more stopper holes so that the wafer is etched so as to penetrate from the second surface of the wafer.
光学モジュールの製造方法は、ウェーハの第１面に少なくとも１つ以上の溝を形成する第１エッチング段階と、前記ウェーハの第２面から前記ウェーハが貫通するようにエッチングして少なくとも１つ以上のストッパホールを形成する第２エッチング段階とを含むことを特徴とする。 - 特許庁 - The method of manufacturing the semiconductor device includes: forming an etching inhibition layer 107; then forming an n-type extension region (diffusion layer) 112 and a p-type extension region (diffusion layer) 115 in a silicon substrate (semiconductor substrate) 104; and then cleaning the top surface of the silicon substrate 104 in a state where the etching inhibition layer 107 is formed.
半導体装置の製造方法では、エッチング抑制層１０７を形成した後に、シリコン基板（半導体基板）１０４内にn型エクステンション領域（拡散層）１１２およびp型エクステンション領域（拡散層）１１５を形成した後、エッチング抑制層１０７を形成した状態でシリコン基板１０４の上面を洗浄する。 - 特許庁 - To provide a method for circulating an etchant, which solves unevenness in an etching rate due to dispersion of a temperature of a chemical solution without upsizing or pluralizing a tank, performs a rapid and uniform stirring in a circulation tank, uniformly keeps concentration of the chemical solution in the circulation tank, and performs stable etching, and to provide the circulation tank.
槽を大型、複数化することなく、薬液温度のばらつきにより発生するエッチング速度のむらを解消し、また循環槽内の撹拌を迅速且つむらなく行い槽内の薬液濃度を均一に保持し、安定したエッチングを可能にするエッチング循環方法および循環槽を提供する。 - 特許庁 - In a manufacturing method of a thin film transistor, a stack in which a first conductive film, an insulating film, a semiconductor film, an impurity semiconductor film, and a second conductive film are stacked in this order is formed, and the first conductive film is exposed by first etching and a pattern of the first conductive film is formed by second etching.
薄膜トランジスタの作製工程において、第１の導電膜と、絶縁膜と、半導体膜と、不純物半導体膜と第２の導電膜をこの順に積層した積層体を形成し、第１のエッチングにより第１の導電膜を露出させ、第２のエッチングにより第１の導電膜のパターンを形成する。 - 特許庁 - To provide cleaning liquid for removing resist enhanced in a removing function of resist residual dross and resistance against corrosion of a copper film and an insulator film, when the resist residual dross after etching or ashing, and other etching residual dross are removed in a semiconductor manufacturing process including a copper wiring process, and a manufacturing method for a semiconductor device using the cleaning liquid.
銅配線プロセス等の半導体装置製造方法工程において、エッチング後またはアッシング後のレジスト残さ物およびその他のエッチング残さ物を除去する際に、レジスト残さ物等の除去性、銅および絶縁体膜の耐腐食性が高いレジスト除去用洗浄液を提供する。 - 特許庁 - The method of manufacturing the semiconductor device includes a step (oxide film formation step) of forming a silicon oxide film on a silicon substrate surface, a step (etching step) of etching the silicon oxide film to a desired film thickness, and a step (high-k film formation step) of forming the high-k film on the silicon oxide film having been etched.
本発明の半導体デバイスの製造方法は、シリコン基板表面にシリコン酸化膜を形成する工程（酸化膜形成ステップ）と、シリコン酸化膜を所望膜厚だけ残してエッチングする工程（エッチングステップ）と、エッチング後のシリコン酸化膜上に高誘電体膜を形成する工程（高誘電体膜形成ステップ）とを有する。 - 特許庁 - Also, as the manufacturing method, the surface of the substrate including Si is irradiated with converged Ga ions or In ions, the Ga ions or In ions are implanted while shaving the surface of the substrate, a layer including the Ga or In is formed on the surface of the substrate, and dry etching is performed using the layer including the Ga or In as an etching mask.
また、その製造方法として、前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射して、該基板の表面を削りながらＧａイオン又はＩｎイオンを注入し、該基板の表面にＧａ又はＩｎを含む層を形成し、これをエッチングマスクとしてドライエッチングする方法を構成する。 - 特許庁 - To provide a composition for etching with which enables to collectively etch a metal-stacked film including an aluminum metal film or an aluminum alloy film and a molybdenum metal film or a molybdenum alloy film formed on a substrate so that the taper angle is less than or equal to 60 degrees, and provide an etching method using the composition.
基板上に形成されたアルミニウム金属膜又はアルミニウム合金膜とモリブデン金属膜又はモリブデン合金膜との金属積層膜を一括してエッチングでき、テーパー角が６０度以下となるようなエッチングを行うことが可能なエッチング用組成物及びそれを用いたエッチング方法を提供する。 - 特許庁 - The method of forming a circuit pattern of a printed circuit board includes (a) a step of applying an etching liquid to the portions of an insulating board where the circuit pattern is formed, (b) a step of curing the etching liquid under adjusted curing conditions, (c) a step of coating a metal ink over the etched circuit pattern, and (d) a step of sintering the metal ink.
(ａ)絶縁基板の回路パターンの形成される部分にエッチング液を塗布する段階、(ｂ)養生条件を調節してエッチング液を養生する(curing)段階、(ｃ)エッチングされた回路パターンにメタルインクを塗布する段階、及び(ｄ)メタルインクを焼成する段階を含む印刷回路基板の回路パターン形成方法。 - 特許庁 - This manufacturing method is executed by forming a photoresist 35 acting as a mask so that the tip part of the upper pole is exposed after the upper pole 34 is formed so as to cover the pole chip 28 and applying anisotropic etching, in which an insulation layer 29 filling up the surrounding of the pole chip constitutes an etching stopper, thereby retreating the tip face of the upper pole from the air bearing surface.
ポールチップ２８を覆うように上部ポール３４を形成した後、マスクとして作用するフォトレジスト３５を、上部ポールの先端部分が露出するように形成し、ポールチップの周囲を埋める絶縁層２９をエッチングストッパとする異方性エッチングを施して、上部ポールの先端面をエアベアリング面から後退させる。 - 特許庁 - This etching method is provided with a process wherein ion implantation is performed to a nitride based compound semiconductor layer 2 to form a region 4 to be etched by deteriorating crystallinity, and a process wherein the region 4 where crystallinity is deteriorated is removed selectively with respect to a region where crystallinity is not deteriorated by wet etching.
窒化物系化合物半導体層２にイオン注入を行って結晶性を悪化させることにより被エッチング領域４を形成する工程と、ウエットエッチングにより、結晶性を悪化させた被エッチング領域４を結晶性が悪化していない領域に対して選択的に除去する工程とを備えている。 - 特許庁 - In addition to a method of manufacturing the FBAR element, there is provided a method of manufacturing the FBAR element, which is capable preventing structural drawbacks occurring in an air gap forming process due to normal wet etching, by forming a sacrificial layer 53 with a polysilicon and forming an air gap (A3) by dry etching, and which is capable of freely adjusting locations and the number of via holes.
さらに、本発明は、かかるＦＢＡＲ素子の製造方法ばかりでなく、犠牲層５３をポリシリコンから構成しドライエッチングによりエアギャップ（Ａ３）を形成することで通常のウェットエッチングによるエアギャップ形成工程において生じる構造的欠陥を防止できると同時に、バイアホールの形成位置及び数を自在に調節できるＦＢＡＲ素子の製造方法も提供する。 - 特許庁 - To provide a method for manufacturing a semiconductor apparatus, a semiconductor manufacturing apparatus and the semiconductor apparatus, in which the roughness of a copper film surface after the etching treatment is reduced, and which can be performed in a short time and in a proper precision in few steps, in a copper film surface etching method, in which the copper film is oxidized and the oxide product is eliminated by an acid, alkali or the like.
銅膜を酸化させその酸化物を酸もしくはアルカリなどで除去することにより銅膜の表面をエッチングする方法において、エッチング処理を行った後の銅膜表面が荒れてしまうことが少なく、少ない工程で短時間に精度良く行うことができる半導体装置の製造方法、半導体製造装置及び半導体装置を提供する。 - 特許庁 - The method includes: a step of forming an insulating film; a step of forming a conductive film on the insulating film; a step of forming a pixel electrode with an aperture by patterning the conductive film; and a step of forming the contact hole for communicating with the insulating film through the aperture by an etching method using the pixel electrode with the aperture as an etching mask.
絶縁膜を成膜する工程と、絶縁膜の上に導電膜を成膜する工程と、導電膜をパターニングして開口が設けられた画素電極を形成する工程と、開口が設けられた画素電極をエッチングマスクとしてエッチング法により絶縁膜に開口と連通するコンタクトホールを形成する工程と、を有することを特徴とするＴＦＴアレイ基板の製造方法。 - 特許庁 - To provide a method of etching a silicon substrate that can make the absolute amount of metal impurities as a generation source other than the silicon substrate lower than before during etching of the silicon substrate which is important for metal impurity evaluation by high-sensitivity chemical analysis necessary for shipping a product of high quality; and to provide a method of analyzing impurities of the silicon substrate using the same.
高品質な製品を出荷するために必要な高感度化学分析による金属不純物評価を行うために重要なシリコン基板のエッチングにおいて、シリコン基板以外が発生源となる金属不純物の絶対量を従来に比べて低くすることができるシリコン基板のエッチング方法と、それを利用したシリコン基板の不純物分析方法を提供する。 - 特許庁 - To prevent wiring accuracy from being lowered by etching fine wiring already, molded as well when etching a thin metal layer in semi-additive method (FAM: foil additive method) for forming fine wiring, by removing the thin metal layer on the surface of an insulating substrate after adding the thin metal layer on the surface of the substrate, and forming a wiring pattern with electric plating.
絶縁基板表面に薄手の金属層を付加し、電気めっきにより配線パターンを形成後、基板表面の薄手金属層を除去して微細配線を形成するセミアデイテイブ（ＦＡＭ：Ｆｏｉｌ Ａｄｄｉｔｉｖｅ Ｍｅｔｈｏｄ）工法において、薄手金属層のエッチング時に既に成形した微細配線をもエッチングして、配線精度の低下を招くことを防止する。 - 特許庁 - To provide a manufacturing method of an organic EL display panel and a thinning method of a glass substrate for the organic EL display panel capable of thinning the glass substrate by immersing it in an etching solution without damaging components of the organic EL display panel by the etching solution; and to provide a glass substrate for an organic EL display panel and an organic EL display using these methods.
有機ＥＬディスプレイパネルの構成部材をエッチング液によって損傷させることなく、エッチング液に浸漬してガラス基板を薄型化することが可能な有機ＥＬディスプレイパネルの製造方法及び有機ＥＬディスプレイパネル用ガラス基板の薄型化方法、並びにこれらの方法を使用した有機ＥＬディスプレイパネル用ガラス基板及び有機ＥＬディスプレイの提供。 - 特許庁 - To provide a method for manufacturing an aluminum material for an electrolytic capacitor electrode with superior etching properties for solving such a problem that the etching properties of the aluminum material, after final annealing is not sufficient owing to the inhomogeneous melting of the aluminum material surface in melting the aluminum material surface layer, by cleaning in the manufacturing method of conventional aluminum materials for electrolytic capacitors.
従来の電解コンデンサ用アルミニウム材の製造法において、アルミニウム材表面層を洗浄により溶解させる際に、アルミニウム材表層の溶け方が不均質であるため最終焼鈍後のアルミニウム材のエッチング特性が不十分であるという問題点を解決し、エッチング特性に優れた電解コンデンサ電極用アルミニウム材の製造方法を提供する。 - 特許庁 - To provide a method for forming a resist underlay film having a function as an antireflection film as well as excellent pattern transfer performance and etching resistance, and causing no bend in a pattern during transferring a fine pattern, and to provide a composition for a resist underlay film used for the above method, and a pattern forming method.
反射防止膜としての機能を有するとともに、パターン転写性能及びエッチング耐性に優れ、微細化したパターンの転写時においてもパターンが曲がらないレジスト下層膜形成方法及びそれに用いるレジスト下層膜用組成物並びにパターン形成方法を提供することである。 - 特許庁 - To obtain an etchant which, when used in a spray method, i.e., an etching method suitable for mass-production, can strongly form a circuit wiring on an insulation board with good adhesion and can form a highly accurate, fine circuit wiring; and a production method for a suitable electronic circuit board using the same.
量産向きのエッチング方法であるスプレー法に用いて回路配線を絶縁基板上に密着して強固に成膜でき、そして高精度で微細な回路配線を形成できるスプレー法用エッチング液及びそれを用いて好適な電子回路基板の製造方法を得ること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
