「etching method」を含む例文一覧(6852)
＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 137 138 次へ＞- In the method of manufacturing the color filter using first mixed gas and second mixed gas, the color filter is manufactured by a first stopper layer formation step, a colored layer formation step, a second stopper layer formation step, a photo resist layer formation step, an image formation step, a first etching step, a photo resist layer removal step and a second etching step.
第１の混合ガスと第２の混合ガスとを用いたカラーフィルタの製造方法において、第１のストッパー層形成工程と、着色層形成工程と、第２のストッパー層形成工程と、フォトレジスト層形成工程と、画像形成工程と、第１のエッチング工程と、フォトレジスト層除去工程と、第２のエッチング工程とによりカラーフィルタを製造する。 - 特許庁 - The method for producing a glass microlens array includes a step of locally applying stress to a glass substrate so polished as not to leave a crushed layer by being irradiated with laser light, and a step of forming portions in which stress is locally present in a lens shape by subjecting the stress applied glass substrate to isotropic dry etching or isotropic wet etching.
本ガラス製マイクロレンズアレイ製造方法は、破砕層がないように研磨されたガラス基板にレーザ光を照射して局所的に応力を与える工程と、応力が与えられたガラス基板に等方的なドライ・エッチングあるいは等方的なウエット・エッチングを施して、局所的に応力が存在する部分をレンズ状に成形する工程を有する。 - 特許庁 - To provide an etchant capable of etching a molybdenum-based conductive thin film formed on a substrate or a laminated conductive thin film in which molybdenum-based conductive thin films and aluminum-based conductive thin films are laminated to form side surfaces having favorable forward tapered shape effectively, and an etching method by using the etchant.
基板上に形成されたモリブデン系導電性薄膜、または、モリブデン系導電性薄膜とアルミニウム系導電性薄膜とが積層された積層導電性薄膜を、効率よく、側面が良好な順テーパー形状となるようなエッチングを行うことが可能なエッチング液、および、該エッチング液を用いたエッチング方法を提供することを目的とする。 - 特許庁 - The method of processing the glass substrate has a first step S1 for polishing the processing surface of the glass substrate, a third step S3 and a forth step S4 for forming an etching mask on the processing surface and a fifth step S5 for pattern-forming a micro-processed uneven structure on the processing surface of the glass substrate by wet-etching.
本発明のガラス基板の加工方法は、ガラス基板の被加工面を研磨する第１工程Ｓ１と、前記被加工面にエッチングマスクを形成する第３工程Ｓ３及び第４工程Ｓ４と、湿式エッチング処理により前記ガラス基板の被加工面に前記微細凹凸構造をパターン形成する第５工程Ｓ５と、を有する。 - 特許庁 - A method for manufacturing a light transmissive optical component 12 includes: a first etching process for etching a silicon region 11 of a plate-like member to form a concavity; a thermal oxidation process for thermally oxidizing an inner surface of the concavity to form a silicon oxide film 14; and a nitride film formation process for forming a silicon nitride film 16 for covering the silicon oxide film 14.
光透過性光学部品１２を製造する方法であって、板状部材のシリコン領域１１をエッチングして凹部を形成する第１のエッチング工程と、凹部の内側面を熱酸化させて酸化シリコン膜１４を形成する熱酸化工程と、酸化シリコン膜１４を覆う窒化シリコン膜１６を形成する窒化膜形成工程とを含む。 - 特許庁 - The method of manufacturing a semiconductor device includes a step of forming an SiN film 2 on a wafer 18, a step of forming a hard mask film on the SiN film 2, and a step of etching the SiN film 2 by using the hard mask film as an etching mask, wherein the hard mask film includes either an aluminum nitride film (AlN film 7) or an aluminum silicon nitride film.
ウエハ１８上にＳｉＮ膜２を形成する工程と、前記ＳｉＮ膜２上にハードマスク膜を形成する工程と、前記ハードマスク膜をエッチングマスクとして前記ＳｉＮ膜２をエッチングする工程と、を有し、前記ハードマスク膜は、窒化アルミニウム膜（ＡｌＮ膜７）または窒化アルミニウムシリコン膜のうち少なくともいずれかを含むことを特徴とする。 - 特許庁 - To provide an optical imprint method that measures a remaining film thickness of a dummy pattern so as to recognize a remaining film amount after imprint without cutting an effective region, to allow the same substrate, whose remaining film thickness is actually measured, to advance to etching being the next process, to feedback the remaining film amount to the etching conditions, and consequently, to reliably achieve stable processing.
本発明は、ダミーパターンの残膜厚さを測定することで、有効領域を切断することなくインプリント後の残膜量を把握することができ、残膜厚さを実際に測定した同一基板を次工程であるエッチングに進めることができ、残膜量をエッチング条件にフィードバックさせることが可能であり、確実に安定した加工を実現できる。 - 特許庁 - A production method includes: a step of forming a metallic layer on one main face of a transparent substrate regarding a visible light region; a step of forming a grid-shaped dielectric layer into a linear grid shape at intervals narrower than the wavelength of incident light on a metallic layer; and a step of etching the metallic layer with the dielectric layer as an etching mask.
可視光域に関して透明な基板の一主面に、金属層を形成する工程と、金属層上に、入射光の波長よりも小さい間隔で、直線のグリッド状にグリッド状誘電体層を形成する工程と、誘電体層をエッチングマスクとして金属層をエッチングする工程と、を含む製造方法とする。 - 特許庁 - To provide an organometal complex compound which is easily cured by ultraviolet rays (UV), can be patterned, is excellent in uniformity of a coated film when being converted to the coated film, and has a high resistance to etching using an etching gas such as argon gas; to provide a method for producing the organometal complex compound; and to provide a photocurable composition containing the organometal complex compound.
紫外線（ＵＶ）により容易に硬化し、パターニングが可能であり、塗膜とした時に塗膜の均一性に優れ、アルゴンガスなどのエッチングガスを用いたエッチングに高い耐性を有する硬化物となる有機金属錯体化合物、該有機金属錯体化合物の製造方法および該有機金属錯体化合物を含む光硬化性組成物を提供すること。 - 特許庁 - In the method of etching process for selectively etching a silicon nitride film for a silicon oxide film after arranging, within a plasma processing chamber, a laminated film formed by laminating the silicon nitride film 15 on the silicon oxide film 14, a gas including oxygen is supplied into the plasma processing chamber using a halogen gas including boron as the principal gas as an additive gas.
シリコン酸化膜１４上にシリコン窒化膜１５を積層してなる積層膜をプラズマ処理室内に配置して、前記シリコン窒化膜をシリコン酸化膜に対して選択的にエッチングするエッチング処理方法において、前記プラズマ処理室内に、主ガスとしてホウ素を含むハロゲンガスを、添加ガスとして酸素含有ガスを供給する。 - 特許庁 - To provide a substrate liquid-processing method, a substrate liquid-processing apparatus, and a storage medium capable of improving accuracy of etching width, without the generation of etching defects in a peripheral part of a substrate, when a hydrophobic polysilicon film is formed in the substrate and when a hydrophilic natural oxide film is laminated on the polysilicon film.
基板に疎水性のポリシリコン膜が形成されているとともに、このポリシリコン膜に親水性の自然酸化膜が積層されている場合において、基板の周縁部においてエッチング不良が発生することなく、かつエッチング幅の精度を向上させることができる基板液処理方法、基板液処理装置および記憶媒体を提供する。 - 特許庁 - The technology of the semiconductor element manufacturing method includes a process, especially, of burying the insulating film between gate patterns in place of the photo-sensitive film when implanting the ions into the semiconductor substrate of lower portion of the bit line contact area, etching it to expose the bit line contact area without a residue of etching, thereby, preventing the leakage current of the cell transistor.
本発明は半導体素子の製造方法に関し、特にビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる技術である。 - 特許庁 - The method of manufacturing a recess gate of a semiconductor device includes a step of forming a first recess 37 by etching a semiconductor substrate 31, a step of forming a second recess 37A by etching the sidewall and bottom of the first recess 37, and a step of forming a gate insulating film and a gate electrode on the semiconductor substrate 31 on which the second recess 37A is formed.
本発明の半導体素子のリセスゲートの製造方法は、半導体基板３１をエッチングして第１リセス３７を形成するステップと、第１リセス３７の側壁及び底部をエッチングして第２リセス３７Ａを形成するステップと、第２リセス３７Ａが形成された半導体基板３１上にゲート絶縁膜及びゲート電極を形成するステップとを含む。 - 特許庁 - The method of manufacturing the piezoelectric vibrator includes: a first etching process of processing a surface of the piezoelectric vibration piece 2 using a first etchant consisting of a potassium hydroxide aqueous solution prior to a process of mounting the piezoelectric vibration piece 2; and a second etching process of processing the surface of the piezoelectric vibration piece 2 using a second etchant consisting of a solution of potassium ferricyanide and potassium hydroxide.
圧電振動片２をマウントする工程の前に、水酸化カリウム水溶液からなる第１エッチャントを用いて圧電振動片２の表面を処理する第１エッチング工程と、フェリシアン化カリウム及び水酸化カリウムの水溶液からなる第２エッチャントを用いて圧電振動片２の表面を処理する第２エッチング工程とを有することを特徴とする - 特許庁 - The etching method includes a process (a) of etching the material containing silicon using the gas plasma containing halogen atoms other than fluorine, a process (b) of dry cleaning the interior of the reaction chamber using the gas plasma containing fluorine after the above process (a), and a process (c) of generating oxygen plasma within the above reaction chamber and performing plasma treatment immediately after the above process (b).
エッチング方法は、（ａ）反応室内で、シリコンを含む材料を弗素以外のハロゲン元素を含むガスプラズマを用いてエッチングする工程と、（ｂ）前記工程（ａ）の後、前記反応室内を弗素を含むガスプラズマを用いてドライクリーニングする工程と、（ｃ）前記工程（ｂ）の直後に、前記反応室内で酸素プラズマを発生させ、プラズマ処理する工程とを含む。 - 特許庁 - There is provided a method of etching a substrate to be processed whose at least surface layer is composed of gallium nitride by exciting a chlorine gas into a plasma state, including a step of etching the substrate to be processed by the plasm generated from the chlorine gas in the presence of a material containing aluminum nitride (AlN) that generates aluminum radicals and aluminum chloride radicals.
本発明は、少なくとも表層が窒化ガリウムで構成された被処理基板を、塩素ガスをプラズマ状態に励起することによりエッチングする際に、前記塩化ガスから発生されたプラズマにより、アルミニウムラジカル及び塩化アルミニウムラジカルを発生する窒化アルミニウム（AlN）を含む物質を存在させた状態でエッチングすることを特徴とするドライエッチング方法である。 - 特許庁 - The method for manufacturing an etching foil for an electrolytic capacitor has an electrochemical etching process, a dechlorination treatment process, a post-processing process and a heat treatment process, wherein the post-processing process consists of a first process for performing hydration treatment, and a second process immersed in 0.5-10wt% solution of water of aluminum nitrate or magnesium nitrate.
電気化学エッチング工程と、脱塩素処理工程と後処理工程と熱処理工程とを有し、上記後処理工程が、水和処理する第１工程と、硝酸アルミニウムまたは硝酸マグネシウムの０．５〜１０ｗｔ％水溶液に浸漬する第２工程とからなることを特徴とする電解コンデンサ用エッチング箔の製造方法である。 - 特許庁 - The method of manufacturing the compound semiconductor includes a process wherein, after bonding the surface side of the SiC wafer 1 whereon a compound semiconductor element is formed and a support substrate 2 for supporting the SiC wafer by an adhesive 3 whose softening temperature is above 200°C, the hole 6 is formed by dry-etching from the rear face side of the SiC wafer using a fluorine-contained etching gas.
化合物半導体素子が形成されたＳｉＣウエハ１の表面側と、このＳｉＣウエハを保持する支持基板２とを、軟化温度が２００℃を超える接着材３により接着した後、上記ＳｉＣウエハの裏面側から弗素を含むエッチングガスを用いてドライエッチングによりバイアホール６を形成する工程を含むようにしたものである。 - 特許庁 - To provide aluminum material for an electrolytic capacitor electrode in which (100) orientation density of a high level and uniformization of distribution density of etching pits in a high purity aluminum material coil are achieved, thereby the local generation of unetched parts elongating in a rolling direction which has sometimes occurred depending on some DC electrolytic etching conditions is eliminated, and to provide a method for producing the same or the like.
高純度アルミニウム材コイル内での高レベルの（１００）方位密度の実現とエッチングピットの分散密度の均一化をはかり、一部の直流電解エッチング条件によって生じる場合があった局部的かつ圧延方向に展伸した未エッチング部の発生を解消した、電解コンデンサ電極用アルミニウム材とその製造方法等を提供する。 - 特許庁 - The method of manufacturing the multilayer printed wiring board includes the steps of forming, by laser irradiation, a via hole 5 in an insulating layer 4 formed by a prepreg 3 comprised of a glass cloth 1 impregnated with a thermosetting resin composition 2, subjecting the via hole 5 to a glass etching processing with a glass etching solution, and then subjecting the via hole to a desmear processing with an oxidizing agent solution.
本発明の多層プリント配線板の製造方法は、ガラスクロス１に熱硬化性樹脂組成物２を含浸させたプリプレグ３により形成された絶縁層４に、レーザー照射によりビアホール５を形成し、該ビアホール５にガラスエッチング溶液によるガラスエッチング処理を施した後、酸化剤溶液によるデスミア処理を施す。 - 特許庁 - The manufacturing method of the crystal wafer includes a through hole formation step of forming at least one through hole 11 on a plurality of crystal wafers 10, a supporting step of inserting a pin 20 into the through hole 11 for supporting the plurality of crystal wafers 10, and an etching step of soaking the crystal wafers 10 supported by the pin 20 in an etchant 30 for etching.
複数の水晶ウエハ１０に、少なくとも一つの貫通穴１１を形成する貫通穴形成工程と、貫通穴１１にピン２０を挿入し、複数の水晶ウエハ１０を支持する支持工程と、ピン２０に支持された水晶ウエハ１０を、エッチング液３０に浸漬して、エッチングするエッチング工程と、を有することを特徴とする。 - 特許庁 - This manufacturing method includes a main etching step to etch by a plasma an area which is not covered with an organic material of a film made of material containing silicon, until the surface of the oxidized film of a base material is exposed after thorough removal, and an over-etching step to further etch the surface of the exposed oxidized film by the plasma, in the separate chambers respectively.
シリコンを含む材料の膜の有機材料によって被覆されていない領域を、概略除去されて下地の酸化膜表面が露出するまでプラズマエッチングするメインエッチングと、酸化膜が露出された表面をさらにプラズマエッチングするオーバーエッチングとを各々異なる別々のチャンバー内で行うことにより、上記課題を解決する。 - 特許庁 - In this etching method, since fluorine-based gas plasma is generated on a processing workpiece 10 to form, in advance, a fluorine compound thin film on a copper thin film (e.g., a source electrode 21 and a drain electrode 22) exposed in an electrode groove 18, the copper thin film can be prevented from corrosion in etching a silicon layer 17 with halogen gas plasma.
本発明では処理対象物１０上でフッ素系ガスのプラズマを発生させ、電極溝１８内に露出する銅薄膜（例えばソース電極２１、ドレイン電極２２）にフッ素化合物薄膜を予め形成しておくので、ハロゲンガスのプラズマでシリコン層１７をエッチングする際に、銅薄膜がハロゲンガスのプラズマで腐食されない。 - 特許庁 - In the method for forming a pattern comprising the steps of: pattern-stacking resist ink for wet etching on a metal-deposited layer provided on a base material; thermally drying the resist ink; and forming a pattern composed of a metal-deposited layer by wet etching, the resist ink comprises a binder resin and a compound (A) having a specified fundamental skeleton.
基材上に設けた金属蒸着層上に、ウェットエッチング用レジストインクをパターン積層し、次いで、該レジストインクを熱乾燥させ、しかるのち、ウェットエッチングにより金属蒸着層からなるパターンを形成させるパターン形成方法において、該レジストインクが、バインダー樹脂と、特定の基本骨格を持つ化合物（Ａ）を含有するパターン形成方法。 - 特許庁 - The method of manufacturing the photovoltaic device comprises processes of: forming a film having an anti-etching property on a silicon substrate; irradiating the film with laser light whose focus depth is adjusted to 10 μm or above to form a plurality of fine holes in the film to expose the surface of the base silicon substrate; and etching the surface of the silicon substrate.
光起電力装置の製造方法は、シリコン基板上に耐エッチング性を有する膜を形成する工程と、焦点深度が１０μｍ以上に調整されたレーザ光を照射することにより上記膜に複数の微細孔を開けて下地のシリコン基板表面を露出する工程と、上記シリコン基板の表面をエッチングする工程と、を含む。 - 特許庁 - To provide a silicon etching liquid which removes the surrounding constituent material accurately and efficiently so as to form a capacitor structure having protrusions and recesses, for amorphous or polycrystalline silicon, while ensuring a well-balanced etching in the center and at the end of a wafer in which a large number of capacitor structures are formed, and to provide a formation method of a capacitor structure using the same.
アモルファスシリコン又は多結晶シリコンについて、凹凸を有するキャパシタ構造をなすよう周囲の構成材料を的確かつ効率よく除去し、しかもキャパシタ構造を多数形成するウエハの中央部と端部とにおいてバランスよくエッチングするシリコンエッチング液及びこれを用いたキャパシタ構造の形成方法を提供する。 - 特許庁 - The method comprises etching a block copolymer layer 102, selectively removing a granular region 102a to form the block copolymer layer 102 on which a plurality of pores are formed, etching a base material 101 using the obtained block copolymer layer 102 as a mask to form the plurality of pores 101a on the surface of the base material 101, and then forming a catalyst metal layer 103 in the pores 101a.
ブロックコポリマー層１０２をエッチングし、選択的に粒状領域１０２ａを除去し、複数の孔が形成されたブロックコポリマー層１０２を形成し、このブロックコポリマー層１０２をマスクとして基板１０１をエッチング加工し、基板１０１表面に複数の孔部１０１ａを形成し、この孔部１０１ａ内に触媒金属層１０３を形成する。 - 特許庁 - The processing method comprises the step (i) of irradiating glass (a glass sheet 12) with a pulsed laser 12 at a wavelength λ after condensation with a lens to form a degenerated part 13 on that part of the glass which is irradiated with the pulsed laser 12 and the step (ii) of etching the regenerated part 13 with an etchant having a larger etching rate to the regenerated part 13 than to the glass.
（ｉ）波長λのレーザパルス１２をレンズで集光してガラス（ガラス板１２）に照射することによって、ガラスのうちレーザパルス１２が照射された部分に変質部１３を形成する工程と、（ii）ガラスに対するエッチングレートよりも変質部１３に対するエッチングレートが大きいエッチング液を用いて変質部１３をエッチングする工程とを含む。 - 特許庁 - The method of removing the substrate structure includes a step of forming a plurality of peeler-shape bodies on the substrate by a photolithography etching process; a step of growing a group-III nitride semiconductor layer on a plurality of peeler-bodies; a step of chemical-etching a plurality of peeler-bodies; and a step of separating the group-III nitride semiconductor layer from the substrate.
本発明の基板構造体を除去する方法は、基板上にフォトリソグラフィーエッチング方式で複数の柱状体を製作し、前記複数の柱状体上にＩＩＩ族窒化物半導体層を成長させ、化学エッチング方式で複数の柱状体をエッチングし、前記ＩＩＩ族窒化物半導体層と前記基板を分離する。 - 特許庁 - Also, the method includes a step of etching the workpiece with the resist pattern as a mask, or a step of irradiating the resist pattern with light in a photosensitive wavelength range of the photosensitizer via a photomask, a step of etching the workpiece with the resist pattern as a mask, and a step of removing the resist pattern on the workpiece.
また、前記レジストパターンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパターンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上の前記レジストパターンを除去するステップを有することを特徴とする。 - 特許庁 - The method for manufacturing the printed wiring board has a blackening step of blackening the surface of a conductive layer provided on an insulating substrate; a photolithography step of laminating a dry film on the blackened surface, and exposing and developing the dry film; and an etching step of etching the conductive layer exposed by the photolithography step to form the circuit pattern.
絶縁基板上に設けられた導電層の表面を黒化する黒化処理工程と、黒化された該表面にドライフィルムを積層し、該ドライフィルムを露光、現像するフォトリソグラフィ工程と、該フォトリソグラフィ工程により露出した導電層をエッチングして回路パターンを形成するエッチング工程とを有するプリント配線板の製造方法である。 - 特許庁 - To provide a substrate processing method and a substrate processing apparatus which supply a chemical to a treatment region of a periphery region of a surface of a substrate and carry out etching removal of disused substances of the treatment region, wherein there is formed a favorable interface of the treatment region and a non-treatment region, formed in the periphery region of the surface by the etching removal.
基板の表面周縁領域のうち処理領域に薬液を供給して当該処理領域の不要物をエッチング除去する基板処理方法および基板処理装置において、当該エッチング除去により表面周縁領域に形成される処理領域と非処理領域の界面を良好なものとする。 - 特許庁 - In this plasma processing method, after the film containing the magnetic material (magnetized free layer 33) is subjected to the etching process, processing is carried out for exposing the film containing the magnetic material (magnetized free layer 33) subjected to the etching process into the plasma atmosphere of a gas mixture having a gas containing hydrogen gas or at least hydrogen atoms and also having oxygen gas or nitrogen gas.
磁性体材料を含む膜（磁化自由層３３）をエッチング加工した後、水素ガスもしくは少なくとも水素原子を含むガスを有するとともに酸素ガスもしくは窒素ガスを有する混合ガスのプラズマ雰囲気中にエッチング加工した磁性体材料を含む膜（磁化自由層３３）をさらす処理を行うプラズマ処理方法である。 - 特許庁 - The method for producing the patterned metal oxide thin film comprises a step of coating the composition for the metal oxide thin film on a substrate, a step of irradiating light through a photomask on the coated film, a step of etching an unexposed part of the coated film with a solvent and a step of forming the patterned metal oxide thin film by burning after etching.
また本発明のパターン状金属酸化物薄膜の製造方法は、金属酸化物薄膜用組成物を基板に塗布する工程、形成された塗布膜にフォトマスクを通して光照射を行う工程、未感光部の塗布膜を溶剤によりエッチングする工程、エッチング後、焼成してパターン状金属酸化物薄膜とする工程とを含む構成とする。 - 特許庁 - To provide a method for peeling a photoresist by which a photoresist film and an etching residue after etching can be effectively removed without using O_2 plasma ashing even in a process of forming a fine pattern on a substrate having at least copper wiring and a low dielectric material layer, no adverse effect is given to the dielectric constant of the low dielectric material layer, and excellent corrosion resistance is obtained.
少なくとも銅配線と低誘電体層を有する基板上の微細パターン形成において、Ｏ_２プラズマアッシング処理を行わないプロセスにおいても、エッチング後のホトレジスト膜、エッチング残渣物を効果的に剥離することができ、しかも低誘電体層の誘電率への悪影響を及ぼさず、防食性にも優れるホトレジスト剥離方法を提供する。 - 特許庁 - The method comprises: a process of forming a photo epoxy buffer layer having a groove pattern on the rear surface of a wafer substrate for marking scribe lines to be diced; a process of etching the substrate along the marking groove in the photo epoxy layer; and a process of cutting the wafer along the etching groove by a mechanical force from the front or rear surface to separate the wafer into singulated IC packages.
ダイシングされるスクライブ線をマーキングするためにウエーハの基板の裏面に溝パターンを有するフォトエポキシバッファ層を形成する工程、フォトエポキシ層中のマーキング溝に沿って基板をエッチングする工程、表面または裏面から機械的な力によりエッチング溝に沿ってウエーハを切断し、個別のＩＣパッケージに分離する工程からなる。 - 特許庁 - To provide a method for manufacturing a gate electrode of a fine structure by effecting etching to two kinds of insulating films in independent steps, respectively, for substantially reducing the thicknesses of the insulating films, and thus shortening etching time and effectively mitigating aspect ratio, thereby optimizing conditions of thickness, exposure and development of a resist film for obtaining a fine and good resist opening pattern.
２種の絶縁膜に対し独立した工程でエッチングを行い、絶縁膜の厚みを事実上薄くして、エッチング時間の短縮やアスペクト比を実効的に緩和して、微細で良好なレジスト開ロパタンを得るためのレジスト膜厚・露光・現像条件を最適化して、微細構造のゲート電極を製造する方法を提供する。 - 特許庁 - In the p-type low resistance silicon single crystal substrate evaluating method, the final etching is conducted using an alkali solution after the selective etching of the silicon single crystal substrate using a selective etchant, and thereafter crystal defect of the silicon single crystal substrate is evaluated.
Ｐ型低抵抗のシリコン単結晶基板の結晶欠陥評価方法であって、シリコン単結晶基板を選択エッチング液によって選択エッチングした後、アルカリ溶液によって仕上げエッチングし、その後、前記シリコン単結晶基板の結晶欠陥の評価を行うことを特徴とするシリコン単結晶基板の結晶欠陥評価方法。 - 特許庁 - To form a flat inter-layer insulating film with good reproducibility by covering only the region with low step difference with a resist film and selectively wet-etching a BPSG film with well control of etching amount, related to a method for forming an inter-layer insulating film of a BPSG film on a semiconductor substrate comprising a step for satisfactory flattening.
段差６を有する半導体基板５上にＢＰＳＧ膜から成る層間絶縁膜９を形成して平坦化する方法において、段差の低い領域６ａのみレジスト膜１０で覆って、ＢＰＳＧ膜をエッチング量の制御性良く選択的にウェットエッチングして、平坦性の良好な層間絶縁膜９を再現性良く形成する。 - 特許庁 - A manufacturing method of a semiconductor device 100 comprises processes of forming a first interlayer insulating film 108 on a semiconductor wafer, providing a second etching stop film 110 on the first interlayer insulating film 108, and selectively forming two or more concaves on the first interlayer insulating film 108, making them penetrate through the second etching stop film 110.
半導体装置１００の製造方法は、半導体ウェハ上に第１の層間絶縁膜１０８を形成し、第１の層間絶縁膜１０８上に第２のエッチング阻止膜１１０を形成し、第２のエッチング阻止膜１１０を貫通して複数の凹部を第１の層間絶縁膜１０８に選択的に形成する工程を含む。 - 特許庁 - In a semiconductor manufacturing method that comprises forming an inorganic film on the surface of a semiconductor element, applying a heat resistant polymer protection film on the inorganic film, patterning the protection film, and then performing the dry-etching of the exposed inorganic film; the dry-etching is performed by mixed gas consisting of fluorinated methane and oxygen or hydrogen.
半導体素子上に無機膜が施され、該無機膜上に耐熱性高分子保護膜が施され、該耐熱性高分子保護膜がパターン加工された後露出された該無機膜をドライエッチングする製造方法において、フッ素化メタンと酸素もしくは水素とからなる混合ガスによりドライエッチング処理を行う半導体装置の製造方法である。 - 特許庁 - To provide a semiconductor surface treatment agent along with a manufacturing method of a semiconductor device using the same, capable of selectively and efficiently etching the insulating material of high dielectric ratio which is used in a transistor formation process in manufacturing a semiconductor device, and also capable of easily etching, in a short time, such insulating material of high dielectric ratio as is difficult to be etched.
半導体デバイス製造のトランジスタ形成工程に用いられる高誘電率絶縁材料を選択的に、かつ効率よくエッチングし、さらにエッチングが困難である高誘電率絶縁材料に対しても短時間で容易にエッチングできる半導体表面処理剤及びそれを用いた半導体デバイスの製造方法を提供する。 - 特許庁 - A method of manufacturing a semiconductor element in which a second layer laminated on a surface of a first layer is horizontally etched includes a step of vertical anisotropic etching 10 from the side of the second layer to the side of the first layer and a step of horizontal isotropic etching 11 of the first layer.
第１の層の表面に第２の層を積層したものに、前記第１の層を横方向にエッチングする半導体素子の製造方法において、前記第２の層側から前記第１の層側に向かって縦方向に異方性エッチングを行うステップと前記第１の層を横方向に等方性エッチングを行うステップとを有することを特徴とする。 - 特許庁 - This dry etching method comprises the steps of: fixing the substrate 1 to a support 2 by making a grease 3 containing a thermoconductive filler exist between them; dry-etching the substrate 1 into a predetermined shape; and separating the substrate 1 from the support 2.
熱伝導性フィラーを添加したグリース３を介在させることにより支持体２と基板１とを固定する工程と、前記基板１をドライエッチングにより所定の形状に加工する工程と、前記基板１をドライエッチングにより所定の形状に加工する工程と、前記基板１を前記支持体２から分離させる工程とを備えたものである。 - 特許庁 - The method of manufacturing the movable gate type field-effect transistor includes a movable gate forming stage of forming a movable gate on a composite sacrificial layer having a first sacrificial layer 15 and a second sacrificial layer 16, a second sacrificial layer removing stage of etching the second sacrificial layer 16 away, and a first sacrificial layer removing stage of etching the first sacrificial layer 15 away.
第１犠牲層１５と、第２犠牲層１６と、を有する複合犠牲層の上に可動ゲートが形成される可動ゲート形成工程と、第２犠牲層１６がエッチング除去される第２犠牲層除去工程と、第１犠牲層１５がエッチング除去される第１犠牲層除去工程と、を備える可動ゲート型電界効果トランジスタの製造方法とした。 - 特許庁 - In a method for producing a semiconductor integrated circuit device, when a plurality of semiconductor integrated circuit devices, in which a circuit pattern having a linear pattern is provided and at least a part of production process is common, is produced, dry etching is performed to a film for processing with controlling dry etching conditions depending on circumferential length per unit area of the linear pattern in each of the semiconductor integrated circuit devices.
ライン状パターンを有する回路パターンを備えており、製造工程の少なくとも一部が共通する複数の半導体集積回路装置を製造する際に、各半導体集積回路装置におけるライン状パターンの単位面積当たりの周縁長に応じてドライエッチング条件を調整しながら被加工膜に対してドライエッチングを行なう。 - 特許庁 - A SOI wafer provided with a silicon thin film which deposits oxygen little is prepared through an SIMOX method or a lamination method, the SOI wafer is cleaned with an alkaline solution such as SCI or TMAH, and a silicon ultra-thin film SOI is manufactured by the etching action of the alkaline solution.
ＳＩＭＯＸ法や貼り合せ法により、酸素析出物の少ないシリコン薄膜を有するＳＯＩウェハーを用意し、これをＳＣ１やＴＭＡＨなどのアルカリ溶液で洗浄し、この洗浄液のエッチング作用により、シリコン超薄膜ＳＯＩを製造する。 - 特許庁 - The method described above includes a process step of working the metallic layer 1 and the conductive layer 3 respectively by a photoetching method and a process step of working the insulating layer 2 by forming resist images in order to work the insulating layers and wet etching according to the resist images.
金属層１と導電性層３をそれぞフォトエッチング法により加工する工程と、絶縁層２を加工するためのレジスト画像を形成し、当該レジスト画像に従ってウェットエッチングにより絶縁層２を加工する工程を含むことを特徴とする。 - 特許庁 - To obtain a semiconductor device manufacturing method capable of improving a film work in processing accuracy, when the stepped part of the film work is processed by a method where the material or thickness of a mask of an etching stopping layer is selected in a wide range.
本発明は、段差部を有する被加工膜の前記段差部内の加工を行う際に、マスクあるいはエッチングストッパー層の材料や厚さの選択の幅を広げて加工精度を高くすることができる半導体装置の製造方法を目的とするものである。 - 特許庁 - To provide a manufacturing method of a wiring board that inhibits the generation of undercuts in an electroless copper plating layer in seed etching, and enables extra-fine wiring having a size of line/space of 10/10 μm or smaller, when a wiring board is manufactured by using a semi-additive method.
セミアディティブ法を用いて配線基板を製作する際して、シードエッチングにおける電解銅めっき層のアンダーカットの生成を抑制し、ライン／スペースが１０／１０μｍ以下の極細配線が可能な配線基板の製造方法および配線基板を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
