「etching」を含む例文一覧(19972)
＜前へ 1 2 .... 388 389 390 391 392 393 394 395 396 .... 399 400 次へ＞- This method includes a first process in which Al or a material layer primarily composed of Al is patterned and a prescribed pattern wiring is formed, and a second process in which a photoresist 100, having a prescribed size of aperture on the wiring is formed and a prescribed area of the wiring is etched with an etching solution including at least nitric acid.
ＡｌまたはＡｌを主成分とする材料層をパターニングして所定のパターンの配線を形成する第１の工程と、上記配線上に所定の大きさの開口を有するマスク用フォトレジスト１００を形成して、上記配線の所定の領域を少なくとも硝酸を含むエッチング液でエッチングする第２の工程とを含む。 - 特許庁 - The copper foil for a high-frequency circuit is manufactured by roughening the surface of a non-treated copper foil, which is comprised of granular crystal structure having an average particle size of 0.3 μm or more in a 4 μm-depth area from its surface, by electrolytic etching.
未処理銅箔の少なくとも電解エッチング処理を施す表面は、その表面から４μｍの深さ領域において平均粒径が０．３μｍ以上の粒状の結晶組織からなり、該未処理銅箔の前記表面を、電解エッチングで粗化処理する高周波回路用銅箔の製造方法であり、この製造方法で製造した高周波回路用銅箔である。 - 特許庁 - A master information carrier is manufactured by applying a resist 92 to the surface of the non-magnetism base 91 and carrying out pattern exposure using an electronic beam lithographic device, developing the resist 92 and ion etching it, and depositing the ferromagnetic thin film 95 by removing the remaining resist and the ferromagnetic thin film deposited on it.
マスター情報担体は、非磁性基体９１の表面に電子ビーム感光性レジスト９２を塗布し、電子ビーム描画装置を用いてパターン露光を行ない、レジスト９２を現像してイオンエッチングし、強磁性薄膜９５を堆積し、残留レジストおよび残留レジスト上に堆積する強磁性薄膜を除去することによって製造される。 - 特許庁 - Utilizing the difference of speeds of scraping a main pole layer 29 and a nonmagnetic layer 31 by dry etching, a groove G composed of inside faces 31b and 31b of a first nonmagnetic layer 31 and a top face 29a of the main magnetic pole layer 29 is formed, and an auxiliary magnetic pole layer 33 is formed on the groove G via a nonmagnetic material layer 32.
ドライエッチングに対する削れ方の速度が主磁極層２９と第１の非磁性層３１とで異なることを利用して、第１の非磁性層３１の内側面３１ｂ，３１ｂと、主磁極層２９の上面２９ａからなる溝部Ｇを形成し、溝部Ｇの上に非磁性材料層３２を介して、補助磁極層３３を形成する。 - 特許庁 - The manufacturing method for the substrate without a core layer comprises (a) a step to form an insulating layer on the whole surface of a metallic sheet, (b) a step to form a via-hole on the insulating layer for interlayer electrical connection between the metallic sheet and other layer surface, and (c) a step to form many projected functional pads by etching the metallic sheet.
（ａ）金属シートの一面に絶縁層を形成する段階と、（ｂ）上記絶縁層に上記金属シートと他面の層間電気的接続のためのビアホールを形成する段階と、及び（ｃ）上記金属シートをエッチングすることで突出された多数の機能パッドを形成する段階とを含むコア層のない基板製造方法が提供される。 - 特許庁 - The thin-film coil is provided with a 1st coil 24A having an upper face 24AU formed in the maximum width, insulation walls 24Z formed by selectively etching an insulation layer 24ZL which embeds areas 51 among windings, while using the 1st coil 24A as a mask, and a 2nd coil 24B separated from the 1st coil 24A by the insulation walls.
上面２４ＡＵが最大幅をなす第１コイル２４Ａと、この第１コイル２４Ａをマスクとして用い、巻線間領域５１を埋め込む絶縁層２４ＺＬを選択的にエッチングすることにより形成された絶縁壁２４Ｚと、この絶縁壁２４Ｚによって第１コイル２４Ａと隔てられた第２コイル２４Ｂとを備えるようにした。 - 特許庁 - The above method comprises a first step to form a diffusion layer on a crystalline silicon substrate whose conductivity type is opposite to that of the diffusion layer, a second step to remove a part of the diffusion layer by etching using sodium silicate (Na_2SiO_3), and a third step to form a first electrode electrically connected to the diffusion layer and a second electrode electrically connected to the substrate.
結晶系シリコン基板に逆導電型層となる拡散層を形成するステップと、この拡散層の一部を珪酸ナトリウム（Ｎａ_２ＳｉＯ_３）でエッチング除去するステップと、この拡散層と電気的に接続する第１の電極及び前記基板と電気的に接続する第２の電極を形成するステップとを備える。 - 特許庁 - To provide a semiconductor packaging substrate in which, by a method for providing an external connection terminal by etching and next embedding a resin as a base material, the bottom of the obtained connection terminal is formed greater than the top thereof, thereby solving restriction items on a circuit side, and the top of the connection terminal is formed greater than the bottom thereof, thereby forming higher density wiring.
エッチングによって外部接続端子を設けておき、後から基材となる樹脂を埋め込む方法により得られる接続端子のトップ径よりボトム径の方が大きいことによる回路側の制約事項を解消し、接続端子のトップ径をボトム径より大きくすることにより、より高密度の配線を可能にした半導体パッケージ用基板を提供する。 - 特許庁 - After detaching the support layer 2, etching treatment is performed to the metal layer 3 to form outer surface side line patterns 13a, and at the same time, side section line patterns 13c which connect inner surface side line patterns 13b and outer surface side line patterns 13a are formed to compose an inductor pattern which surrounds the ambient of the high permeability layer 14 in a multiple coiled fashion.
支持体層２を剥離した後、金属層３にエッチング処理を施して外面側ラインパターン１３ａを形成すると共に、内面側ラインパターン１３ｂと外面側ラインパターン１３ａとを接続する側部ラインパターン１３ｃを形成して、高透磁率層１４の周囲をコイル状に多数巻に囲むインダクタパターンを構成する。 - 特許庁 - The manufacturing method comprises a step of forming a GaAs layer 2 made of a material easier to etch than an n-type GaN layer 6 on a Si substrate 1, a step of forming the n-type GaN layer 6 on the GaAs layer 2, and a step of etching the GaAs layer 2 to remove it, thereby separating the n-type GaN layer 6 from the Si substrate 1.
Ｓｉ基板１上に、ｎ型ＧａＮ層６に比べてエッチングされやすい材料からなるＧａＡｓ層２を形成する工程と、ＧａＡｓ層２上にｎ型ＧａＮ層６を形成する工程と、その後、ＧａＡｓ層２をエッチングにより除去することによって、Ｓｉ基板１とｎ型ＧａＮ層６とを分離する工程とを備えている。 - 特許庁 - To provide a mask blank for charged particle beam exposure which improves the yield of mask manufacture, by removing selectively the eaves of a curvature adjustment layer generated when forming an opening by the wet etching method, in the manufacture of the mask for charged particle beam exposure using an SOI substrate with a curvature adjustment layer, and to provide a mask for charged particle beam exposure and a pattern exposure method.
反り調整層を有したＳＯＩ基板を用いた荷電粒子線露光用マスクの製造にて、ウェットエッチング法により開口部形成を行った際に発生する反り調整層のひさしを選択的に除去し、マスク製造の歩留まりを向上させる荷電粒子線露光用マスクブランク、荷電粒子線露光用マスク、パターン露光方法を提供する。 - 特許庁 - In the structure, a contact protection layer is inserted on a p-type contact layer, and, by subjecting an insulating film to thermal processing after subjecting it to RIE, an opening for contact can be formed without inclusion of reactive ions in the p-type contact layer that causes the contact resistance to increase and without causing resistance of the p-type contact layer to increase by etching.
本発明によるとp型コンタクト層上にコンタクト防護層を挿入した構造とし、絶縁膜RIE後に熱処理を行うことでコンタクト抵抗増加の影響を及ぼすp型コンタクト層への反応性イオンの侵入やp型コンタクト層のエッチングによる高抵抗化の影響を与えることなくコンタクト用開口部を形成することができる。 - 特許庁 - To provide a method for manufacturing an electric solid device by which even when an aperture pattern is formed by dry-etching an overlay conductive film on an insulating film, an insulating film with an appropriate film thickness can be left in a region overlapping the aperture pattern, and to provide an electric solid device and a liquid crystal device having the electric solid device as an element substrate.
絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供すること。 - 特許庁 - The uniformity of the film thickness of a BARC is improved by a process for embedding a structure in which an organic material different from the BARC is applied at least once so that flatness is assured to an extent that does not influence lithography and the organic material is etched once and planarizing the organic material by removing the organic material so that the surface of an embedded layer is exposed by etching back.
さらに、リソグラフィへの影響が無い程度の平坦性が確保できるようにＢＡＲＣとは異なる有機材料を少なくとも一回塗布して一度エッチングした構造を埋め込み、エッチバックによって被埋込み層の表面が出るように有機材料を除去して平坦化する工程により、ＢＡＲＣの膜厚の均一性を改善する。 - 特許庁 - The composite material 6 for the transfer method is produced by a method for bonding a strip material wherein the carrier material 1 and the barrier material 2 are laminated and the wiring forming material 2 under pressure to form a composite strip or a method subjecting the bonding surfaces of the barrier material 2 and the wiring forming material 3 to ion etching to laminate and bond both materials by rolling.
また、本発明の転写法用複合材の製造方法としては、キャリア材とバリア材を積層した帯材と、配線形成材とを圧着して複合帯とする転写法用複合材の製造方法や、バリア材と配線形成材の接合面がイオンエッチングされた後、圧延により積層接合する転写法用複合材の製造方法である。 - 特許庁 - For this evaluation method, a silicon wafer is evaluated by subjecting the surface of the silicone wafer to a long-time etching treatment, while using a treatment liquid composed of ammonia, a mixture of hydrogen peroxide and water and by investigating the number of light point defects(LPD) formed on the surface of the silicon wafer and the concentration of ammonia in the treatment liquid is made higher than that of hydrogen peroxide.
アンモニア、過酸化水素、水よりなる処理液を用いてシリコンウェーハ表面に長時間のエッチング処理を施し、該シリコンウェーハ表面に形成されたＬＰＤの個数を調べることによりシリコンウェーハの評価を行う方法であり、該処理液中のアンモニアの濃度を過酸化水素の濃度よりも高濃度とするようにした。 - 特許庁 - This relates to the pick-up method of the minute test piece in charged particle beam device in which a minute test piece and a manipulator are held by a beam assisting deposition film formed by irradiating charged particle beam while supplying a deposition gas, and the minute test piece and the manipulator are separated by removing the beam assisting deposition film by irradiating the charged particle beam while supplying an etching gas.
本発明は、デポジション用ガスを供給しながら荷電粒子ビームを照射して形成されるビームアシスト堆積膜により微細試料とマニピュレータを保持し、エッチング用ガスを供給しながら荷電粒子ビームを照射してビームアシスト堆積膜を除去することにより微細試料とマニピュレータを分離することに関する。 - 特許庁 - The nitride semiconductor light-emitting element comprises: a second conductivity-type nitride semiconductor layer 6; a light emitting layer 5; and a first conductivity-type nitride semiconductor layer 4, sequentially formed on a holding metal plate 9; and an etching marker layer 3 containing In and formed on the first conductivity-type nitride semiconductor layer.
保持用金属板９の上方に順次形成された第二導電型窒化物系半導体層６と発光層５と第一導電型窒化物系半導体層４とを含み、第一導電型窒化物系半導体層上に形成されたＩｎを含むエッチングマーカー層３を含む窒化物系半導体発光素子であることを特徴としている。 - 特許庁 - A silicon etching liquid containing an alkali compound and a hydroxylamine compound in combination, and having pH adjusted to 11 or higher is applied to a polycrystalline silicon film or an amorphous silicon film, and the polycrystalline silicon film or amorphous silicon film is removed partially or entirely thus forming a capacitor structure which forms an uneven shape becoming a capacitor.
アルカリ化合物およびヒドロキシルアミン化合物を組み合わせて含み、ｐＨを１１以上に調整したシリコンエッチング液を多結晶シリコン膜またはアモルファスシリコン膜に適用して、該多結晶シリコン膜またはアモルファスシリコン膜の一部または全てを除去することにより、キャパシタとなる凹凸形状を形成するキャパシタ構造の形成方法。 - 特許庁 - The thin metal oxide film element is produced through a step for forming a thin amorphous metal oxide film containing an excess of lead over the stoichiometric composition as a 2nd layer on a 1st layer, a step for etching the thin amorphous metal oxide film and a step for crystallizing the etched thin amorphous metal oxide film by heating.
第一の層の上に、第二の層として化学量論組成よりも過剰の鉛を含有するアモルファス状金属酸化物薄膜を形成する工程、該アモルファス状金属酸化物薄膜をエッチングする工程、およびエッチングされたアモルファス状金属酸化物薄膜を加熱により結晶化する工程を含むことを特徴とする、金属酸化物薄膜素子の製造方法。 - 特許庁 - In a plasma processing apparatus, having a plurality of small electrodes arranged nearly in the same plane, when high frequency powers of different frequencies are applied to the electrodes adjacent to each other, the combination of the electric field strengths generated by respective electrodes can provide electric field strength which is uniform over a large area to improve film thickness distribution and etching speed distribution.
プラズマ処理装置において、反応容器内の略同一平面上に配置された複数の小電極に対して、互いに隣接する電極に異なる周波数の高周波電力を印加することで、各々の電極で生じる電界強度を合成して大面積にわたって均一な電界強度を生じさせることが可能となり、膜厚分布やエッチング速度の分布が改善される。 - 特許庁 - As a result, the silicon film becomes an etching stopper in an oxide film removal process and thus the divot can be reduced.
半導体基板上に形成された素子分離溝内および第１絶縁層上にシリコン膜を形成し酸化すること、または、分離マスク開口部および第１絶縁層上にシリコン膜を形成した後に素子分離溝を形成し、素子分離溝内およびシリコン膜を酸化することを特徴とする半導体装置製造方法により、シリコン膜が酸化膜除去工程でのエッチングストッパーとなりディボットを軽減できる。 - 特許庁 - In the apparatus for removing a photoresist, the photoresist pattern layer of each photoresist laminate unnecessitated after the etching of the photoresist laminate with the photoresist pattern layer formed on a substrate is removed with ozonized water produced by separating raw water and gaseous ozone using a gaseous ozone permeation membrane being gas- permeable but liquid-impermeable and dissolving gaseous ozone in the raw water.
基盤上にフォトレジストパターン層が形成された、フォトレジスト積層体を、エッチング処理した後、不要となった前記積層体のフォトレジストパターン層を、オゾン水を用いて除去するフォトレジスト除去装置であって、上記オゾン水は、原料水とオゾンガスとを気体のみを通し液体の透過を阻止するオゾンガスを溶け込ますようにして生成することを特徴とするフォトレジスト除去装置。 - 特許庁 - By using a mixed gas composed of CHF_3 and N_2 in forming interconnection grooves 30 on the Cu interconnections 21 by dry-etching a multilayer film including a silicon carbide/nitride film, sidewalls of the interconnection grooves 30 are worked perpendicular and the trouble allowing deposits or the insulating reaction byproducts to adhere on the surface of the Cu interconnections 21 exposed on the bottoms of the interconnection grooves 30 is suppressed.
炭化窒化シリコン膜を含む積層膜をドライエッチングしてＣｕ配線２１の上部に配線溝３０を形成する際、ＣＨＦ_３とＮ_２とからなる混合ガスを使用することにより、配線溝３０の側壁を垂直に加工すると共に、配線溝３０の底部に露出したＣｕ配線２１の表面に堆積物や反応物が付着する不具合を抑制する。 - 特許庁 - To obtain a method by which contact holes 36 and 38 respectively reaching a lower diffusion layer 24, having a lower surface height and a lower wiring layer 26 having a higher surface height can be formed in the same etching step, without making the wiring layer 26 etch excessively, when the wiring layers 24 and 26 are coated with an interlayer insulating film 38 having a flat surface.
表面高さが低い下部拡散層２４と表面高さが高い下部配線層２６が、表面が平坦な層間絶縁膜３８に被覆されている場合に、それぞれが下部拡散層２４と下部配線層２６に達するコンタクトホール３６と３８を、表面高さが高い下部配線層２６を過剰にエッチングせず、しかも、同一のエッチング工程で形成できる方法を開発する。 - 特許庁 - To provide a method for growing an Si-based crystal using the casting method where the crystal orientation of the Si-based crystal can be arbitrarily controlled, where a wafer obtained by cutting the Si-based crystal has a texture structure having a uniform shape orientation after specified etching and where a structure having a uniform shape orientation is simply and easily formed in the Si-based crystal.
キャスト法を用いたＳｉ系結晶の成長方法において、前記Ｓｉ系結晶の結晶方位を自在に制御することができ、前記Ｓｉ系結晶から切り出して得たウエハが所定のエッチング操作後において、形状方位の揃ったテクスチャー構造を有するように、前記Ｓｉ系結晶内に形状方位の揃った構造を簡易に形成する。 - 特許庁 - The face to be eroded in a sputtering target is subjected to precision machining to reduce working decomposed layers, and, after that, etching time is controlled in such a manner that the surface roughness prescribed by the center line average roughness Ra in the face to be eroded in the target lies in the range of 0.1 to 10% of the average crystal grain size of metallic atoms composing the target.
スパッタリングターゲットのエロージョンされる面を精密機械加工により加工変質層を低減した後、エッチングにより加工変質層を除去し、さらに前記ターゲットのエロージョンされる面の中心線平均粗さＲａで規定される表面粗さをターゲットを構成する金属原子の平均結晶粒径の０．１％から１０％の範囲となるようにエッチング時間を調整する。 - 特許庁 - After a fine opening part 12 reaching an underlayer wiring layer 9 is formed in an interlayer insulation film 10 by anisotropic etching by using a resist mask 11, a buried resist film 13 is formed within the opening part 12 to etch back the entire surface of the interlayer insulation film 10, whereby an upper part having a bowing shape of the opening part 12 is cut off to form a contact hole 14.
層間絶縁膜１０に、レジストマスクを１１を用いた異方性エッチングにより、下地配線層９に到達する微細な開口部１２を形成した後、開口部１２内に埋め込みレジスト膜１３を形成して層間絶縁膜１０を全面エッチバックすることにより、開口部１２のボーイング形状となった上部を切除してコンタクトホール１４を形成する。 - 特許庁 - The plasma etching device comprises a chamber 1 equipped with a dielectric wall 2 that faces a work 7, a flat coil 3 which is outside the dielectric wall 2 to generate an inductive magnetic field for generating plasma, a plate electrode 13 that can function as a Faraday shield provided between the flat coil 3 and the dielectric wall 2, and a heating means 51 for heating the periphery of the dielectric wall 2.
被加工体７と対向する誘電体壁２を備えたチャンバ１と、誘電体壁２の外部に配設され、プラズマを生成するための誘導磁場を生成する平面状コイル３と、ファラデーシールドとして機能可能な板状電極１３を平面状コイル３と誘電体壁２との間に備え、さらに、誘電体壁２の周縁部を加熱する加熱手段５１が設けられている。 - 特許庁 - For example, in a method for manufacturing a microlens array having a plurality of microlenses to be used for a liquid crystal projector, a microlens array with fidelity to a designed feature is manufactured by using a gray scale mask 30 for lithography which has a plurality of correction portions 32 to form an enhancing feature (protruding features) on the borders of the plurality of microlenses and by gray scale lithography techniques and etching techniques.
例えば、液晶プロジェクタに用いられる複数のマイクロレンズを有するマイクロレンズアレイの製造方法において、複数のマイクロレンズの境界部に強調形状（突出形状）を形成するための複数の補正部３２を有するグレースケールのリソグラフィ用マスク３０を用いて、グレースケールリソグラフィ技術およびエッチング技術により、設計形状に対して忠実なマイクロレンズアレイを製造する。 - 特許庁 - The coarse surface making method of the semiconductor substrate for the solar cell has the steps of: preparing a tape 10 for masks in which predetermined hole patterns are formed; sticking the tape 10 for masks to a front surface of a semiconductor substrate W; and removing the tape 10 for masks, while immersing the semiconductor substrate W in etchant and selectively etching the front surface of the semiconductor substrate W.
本発明の太陽電池用半導体基板の粗面化方法は、所定の孔パターンが形成されたマスク用テープ１０を準備する工程と、マスク用テープ１０を半導体基板Ｗの表面に貼合する工程と、半導体基板Ｗをエッチング液に浸漬し、半導体基板Ｗ表面を選択的にエッチングするとともに、マスク用テープＷを除去する工程とを有する。 - 特許庁 - After a cell is immersed in a solution, which contains at least one immobilizing agent selected from a group consisting of formaldehyde, paraformaldehyde, trioxane, cacodylic acid and glutaraldehyde, to be immobilized, a surfactant solution and/or an alcohol solution and the cell are mixed/stirred to remove lipid from the cell, and ion etching or ultrasonic treatment is subsequently performed to expose a cell skeleton.
ホルムアルデヒド、パラホルムアルデヒド、トリオキサン、カコジル酸、グルタールアルデヒドからなる群から選択される少なくとも１つの固定化剤を含む溶液に細胞を浸漬して細胞を固定化した後、界面活性溶液及び／又はアルコール溶液と、細胞とを混合・撹拌して細胞の脂質を除去し、その後イオンエッチング又は超音波処理を行って細胞骨格を露出させる。 - 特許庁 - Etching treatment using an acid, alkali or fluoride is applied to aluminum metal fittings 2 and chemical forming treatment using alkali metal phosphate is further applied thereto and the vulcanizing adhesion regions of these treated metal fittings 2 thus obtained are coated with an adhesive and predetermined rubber 4 is bonded to the coated regions of the metal fittings under vulcanization to produce a metal fitting-rubber integrated composite product 6.
アルミ金具２に対して、酸、アルカリ又はフッ化物を用いたエッチング処理を施した後、更にアルカリ金属リン酸塩を用いた化成処理を実施し、次いで、この得られた化成処理金具２を用いて、その加硫接着部位に接着剤を塗布せしめた後、所定のゴム４を加硫接着せしめることにより、金具−ゴム一体複合製品６を製造する。 - 特許庁 - The method of manufacturing the flash memory includes the steps of forming gate patterns for cells and gate patterns for selection transistors on a semiconductor substrate, forming a low dielectric film on a resultant including the gate patterns, and etching the low dielectric film so as to leave the low dielectric film only in a space between the gate patterns for cells.
半導体基板の上部にセル用ゲートパターン及び選択トランジスタ用ゲートパターンを形成する段階と、前記ゲートパターンを含んだ結果物上に低誘電体膜を形成する段階と、前記低誘電体膜をエッチングして前記セル用ゲートパターン間の空間にのみ前記低誘電体膜を残留させる段階とを含む、フラッシュメモリ素子の製造方法を提供する。 - 特許庁 - To provide an acrylate or a methacrylate copolymer suitable for use as a resin component of a chemically amplified photoresist composition having high transparency to ArF excimer laser, exhibiting excellent sensitivity, a resist pattern shape, dry etching resistance and adhesion, having a high affinity to an alkali and capable of giving a good resist pattern by paddle development, and to provide a method for producing the same.
ＡｒＦエキシマレーザーに対する透明性が高く、かつ優れた感度、レジストパターン形状、耐ドライエッチング性及び密着性を示すとともに、アルカリに対する親和性が高く、パドル現像により良好なレジストパターンを与えうる化学増幅型ホトレジスト組成物の樹脂成分として好適に用いうるアクリル酸若しくはメタクリル酸エステル共重合体及びその製造方法を提供する。 - 特許庁 - The method of manufacturing image sensor includes a step of forming a photo sensitive film for forming a microlens on a color filter, a step of forming a pattern having a predetermined depth from upper plane by exposing the photosensitive film, a step of forming a backup microlens by heat treating the photosensitive film, and a step of forming a microlens by etching the backup microlens.
実施例に係るイメージセンサの製造方法は、カラーフィルタ層の上にマイクロレンズ形成のための感光膜を形成するステップと、前記感光膜に露光を行って、上部面から所定深さを有するパターンを形成するステップと、前記感光膜に熱処理を行って、予備マイクロレンズを形成するステップと、前記予備マイクロレンズにエッチングを行って、マイクロレンズを形成するステップとを備える。 - 特許庁 - In the production method, by using spherical particulates for an etching mask, a lithography stage is reduced, mask formation is possible in a simple process, and periodic spacing can be controlled at a high precision in accordance with the particle diameter of the particulates, and further, the selection ratio with a base material can be freely controlled and lattice height can be controlled to a high precision in accordance with the material of the particulates.
エッチングマスクに球状の微粒子を用いることで、リソグラフィ工程を削減し、簡易な工程でマスクの形成ができ、微粒子の粒径で周期間隔を高精度に制御することが可能になるとともに、微粒子の材料により基材との選択比を自由に制御でき、格子高さを高精度に制御することができる製造方法としたものである。 - 特許庁 - The present invention provides a manufacturing method comprising: a film formation process which forms vapor phase synthesized diamond film 2 on a main surface of a silicon substrate 1 by a vapor phase deposition method; a routing process which forms a pattern on the vapor phase synthesized diamond film 2 using a laser; and a protrusion process which forms a protrusion on the routed vapor phase synthesized diamond film 2 by a reactive chemical dry etching.
本発明は、シリコン基板１主面部に気相合成法によって気相合成ダイヤモンド膜２を成膜する成膜工程と、該気相合成ダイヤモンド膜２をレーザーによって外形を切り出す外形工程と、切り出した気相合成ダイヤモンド膜２に反応性化学ドライエッチングによって突起を形成する突起工程を経ることを特徴とするダイヤモンドプローブの製造方法である。 - 特許庁 - To provide an underlayer film forming material, the film functions as an underlayer film for a silicon-containing two-layer resist process or as a superior antireflection film, is adaptable to all wavelengths of 248 nm, 193 nm and 157 nm, has optimum n value and k value as compared with polyhydroxystyrene, cresol novolac, naphthol novolac, etc., and is excellent in etching resistance during substrate working, and to provide a pattern forming method.
珪素含有２層レジストプロセス用下層膜として、優れた反射防止膜として機能し、２４８ｎｍ、１９３ｎｍ、１５７ｎｍの全ての波長に対応し、ポリヒドロキシスチレン、クレゾールノボラック、ナフトールノボラックなどよりも最適なｎ値、ｋ値を有し、しかも基板加工におけるエッチング耐性が優れた下層膜形成材料、及びパターン形成方法を提供する。 - 特許庁 - In a method of manufacturing the layered capacitor, recessed sections produced by an electrical insulating section are flattened by etching a dielectric layer by performing a step of forming a dielectric, a step of treating the surface of the dielectric, a step of forming a pattern on a metallic electrode, a step of forming the metallic electrode, and a step of treating the surface of the metallic electrode in the same vacuum tank.
同一真空槽内で、誘電体を形成する工程と、誘電体の表面を処理する工程と、金属電極にパターンを形成する工程と、金属電極を形成する工程と、金属電極表面を処理する工程を有し、誘電体層を蝕刻して電気絶縁部により生ずる凹部を平坦化することを特徴とする積層コンデンサの製造方法。 - 特許庁 - A determination method for determining a replacement timing of a focus ring disposed around a substrate to improve in-plane uniformity of a pattern when the pattern is formed by etching a film on the substrate comprises a measurement step of measuring a shape or dimension of the pattern and a determination step of determining a replacement timing of the focus ring based on the shape or dimension of the measured pattern.
基板上の膜をエッチングしてパターンを形成する際に、該パターンの面内均一性を高めるために該基板の周囲に配置されるフォーカスリングの交換時期を判定する判定方法において、前記パターンの形状又は寸法を測定する測定工程と、測定した前記パターンの形状又は寸法に基づいて、前記フォーカスリングの交換時期を判定する判定工程とを備える。 - 特許庁 - Polymer-based primer is added to paper made of nonwoven fabric or woven fibers made of heat-resistant synthetic fiber, a middle layer is provided, a base that is formed by impregnating the paper with resin is subjected to thermally mold with copper foil, and the copper foil is subjected to pattern etching, thus obtaining a circuit formation substrate that has excellent copper foil coherency and base interlayer peeling strength.
耐熱性合成繊維からなる不織布あるいは織布繊維からなるペーパーにポリマー系プライマーを付与し、中間層を設けた後、ペーパーに樹脂を含浸させて形成した基材を銅箔とともに圧熱成型して銅箔基材を形成した後、前記銅箔にパターンエッチングを施すことにより銅箔密着性、基材層間剥離強度に優れた回路形成基板を得る。 - 特許庁 - This manufacturing method of the wiring board includes a process for forming a plurality of patterned wiring on a substrate, a process for depositing the insulating film on the wiring, a process for arranging the wiring in environment for allowing the wiring to be subjected to etching treatment, and a process for forming a conductive layer for electrically connecting the wiring to a contact hole provided in the insulating film.
基板上に、パターニングされた複数の配線を形成する工程と、前記配線上に絶縁膜を成膜する工程と、前記基板を、前記配線をエッチング処理する環境に配置する工程と、前記配線と、前記絶縁膜に設けたコンタクトホールを介して電気的に接続する導電層を形成する工程と、を備えた配線基板の製造方法を提供する。 - 特許庁 - In the method for fabricating a semiconductor device where silicon insulation films having a different thickness are formed, respectively, in a specified region and other specified region on a substrate, HMDS coating and heating are performed prior to coating of a photoresist layer when photolithographic etching, i.e., boring of an opening 28W, is performed in the process for removing the specified region of a first silicon insulation film 28.
基板上の特定領域と、他の所定領域において、相互に厚さを異にするシリコン絶縁膜が形成されて成る半導体装置の製造方法であって、第１のシリコン絶縁膜２８の特定領域の除去工程におけるフォトリソグラフィによるエッチング、即ち開口２８Ｗの穿設において、フォトレジスト層の塗布に先立って、ＨＭＤＳ被着と加熱を行うものである。 - 特許庁 - A measuring cell is constituted by bonding glass substrates 1, 2 and a flow channel groove 6 is formed in the bonding surface of the glass substrate 1 by photofabrication technique and wet etching technique and through- holes 9, 10 for introducing and discharging a liquid sample are formed in the glass substrate 2 and an optically opaque Si film 3 is formed in the bonding surface as a slit by a sputtering method.
ガラス基板１、２を接合して構成され、ガラス基板１の接合面にはフォトファブリケーション技術およびウェットエッチング技術により流路溝６が形成されるとともに、ガラス基板２には液体試料導入および排出のための貫通孔９、１０が形成され、接合面にスパッタ法等により光学的に不透明なＳｉ膜３をスリットとして形成する。 - 特許庁 - To provide a photosensitive resin composition which can keep both high adhesion to and high peelability from the substrate even in using the substrate for circuit formation having less surface irregularity, and is excellent in plating resistance, etching resistance and resolution, and to provide a photosensitive element using the composition, a method for producing a resist pattern and a method for producing a printed wiring board.
表面の凹凸が少ない回路形成用基板を用いる場合であっても、該基板に対する密着性と剥離特性との双方を高水準で維持することができ、耐めっき性、耐エッチング性及び解像性に優れた感光性樹脂組成物、並びにこれを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法を提供すること。 - 特許庁 - This method of manufacturing a semiconductor device comprises a step of ion-implanting impurities into a trench formation region 10 on the main surface of a silicon substrate 1, a step of forming trenches 5a-5c, by etching the trench formation region 10 so as to ion-implant the impurities, and to embed the trenches 5a-5c, to form an element isolation insulating region 7.
この半導体装置の製造方法は、シリコン基板１の主表面のトレンチ形成領域１０に不純物をイオン注入する工程と、その不純物がイオン注入されたトレンチ形成領域１０をエッチングすることによってトレンチ５ａ〜５ｃを形成する工程と、トレンチ５ａ〜５ｃを埋め込むように素子分離絶縁膜７を形成する工程とを備えている。 - 特許庁 - In the method for dry etching which by using the metallic film of a high melting point formed through an oxide film on the surface of a substrate 14 arranged in a chamber by introducing reactant gas in the chamber 15 and energizing the reactant gas to generate plasma to generate active species and ions with a regist pattern as a mask, an induction coupled plasma(ICP) is used as a plasma source.
チャンバー１５内に反応性ガスを導入し、その反応性ガスを励起してプラズマを発生させることにより活性種およびイオンを生成し、チャンバー内に配置した基板１４の表面に酸化膜を介して形成された高融点金属薄膜を、レジストパターンをマスクとして用いてドライエッチングする方法において、プラズマ源として、誘導結合プラズマ（ＩＣＰ）を用いる。 - 特許庁 - The gate electrode lamination structure is one on a substrate of a semiconductor device provided with a gate conductor having at least one layered polysilicon 3 and a layer 4 of at least one layered poly Si_1-xGe_x material, and the structure can be effectively etched because an end point can be detected by etching the polysilicon 3 and the layer 4 of the poly Si_1-xGe_x material.
少なくとも１層のポリシリコン３と少なくとも１層のポリＳｉ_１−ｘＧｅ_ｘ材料の層４とを有するゲートコンダクタを備える半導体デバイスの基板上のゲート電極積層構造であり、ポリシリコン３とポリＳｉ_１−ｘＧｅ_ｘ材料の層４のエッチングにより、終点検出が可能であるため、上記構造を効果的にエッチングすることができる。 - 特許庁 - To realize a manufacturing method for a semiconductor optical element in which a mesa structure containing an active layer formed by a selective growth operation is used as a waveguide without being etched, in which a buried structure comprising a current blocking structure can be formed without a need of the strict control of an etching rate and without a need of an alignment operation in a photolithographic operation and whose reproducibility, uniformity and throughout are superior.
選択成長により形成した活性層を含むメサ構造をエッチングすることなく導波路として用い、なおかつ厳密なエッチングレートの管理やフォトリソグラフィ時の位置合わせを必要せずに電流ブロック構造を有する埋め込み構造を形成できる、再現性、均一性およびスループットに優れた半導体光素子の製造方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
