「memory cell array」を含む例文一覧(1856)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 37 38 次へ＞- A memory cell array(100) having a parallel memory planes is developed.
平行なメモリプレーンを持つメモリセルアレイ（１００）が開示される。 - 特許庁 - PHASE CHANGE MEMORY ELEMENT, PHASE CHANGE CHANNEL TRANSISTOR AND MEMORY CELL ARRAY
相変化メモリ素子、相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁 - The nonvolatile memory device includes a memory cell array and the page buffer.
不揮発性メモリ装置はメモリセルアレイとページバッファを含む。 - 特許庁 - The memory cell array part includes a laminate, a semiconductor layer and a memory film.
メモリセルアレイ部は、積層体、半導体層、メモリ膜を含む。 - 特許庁 - SENSING APPARATUS AND METHOD FOR MULTIBIT MEMORY CELL IN MEMORY ARRAY
メモリアレイのマルチビットメモリセル用検知回路及び検知方法 - 特許庁 - FLASH MEMORY DEVICE INCLUDING FUSE CELL ARRAY REALIZED WITH FLASH CELL
フラッシュセルに実現したヒューズセルアレイを含むフラッシュメモリ装置 - 特許庁 - MAGNETIC MEMORY CELL ARRAY, SELECTION METHOD OF MAGNETIC MEMORY CELL WRITE CURRENT AND MAGNETIC RESISTANCE ACCESS MEMORY
磁気メモリセルのアレイ、磁気メモリセル書き込み電流選択方法および磁気抵抗アクセスメモリ - 特許庁 - The input/output circuit band 13 is arranged between the memory cell array 11 and the memory cell array 12.
入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２との間に配置される。 - 特許庁 - The capacitor is disposed just below the memory cell array.
キャパシタは、メモリセルアレイの直下に設けられる。 - 特許庁 - To provide a means in which data is written surely in a memory cell of a memory cell array, while data stored in other memory cell in the memory cell array can be protected.
メモリセルアレイのメモリセルにデータを確実に書き込む一方で、メモリセルアレイの他のメモリセルにあるデータを保護することが可能な手段を提供する。 - 特許庁 - To provide a test circuit of a memory circuit having a real cell array and a parity cell array.
リアルセルアレイとパリティセルアレイを有するメモリ回路の試験回路を提供する。 - 特許庁 - The memory cell array includes memory cells arranged at crossing points of a bit-line and word-line matrix of the memory cell array.
メモリ・セル・アレイは、メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有する。 - 特許庁 - NONVOLATILE FERROELECTRIC MEMORY CELL ARRAY BLOCK, AND NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING THIS MEMORY CELL ARRAY BLOCK
不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY CELL ARRAY, AND METHOD FOR PERFORMING OPERATION OF MEMORY CELL IN NONVOLATILE SEMICONDUCTOR MEMORY CELL
不揮発性半導体メモリセル配列、および半導体メモリにおいてメモリセル動作を行なうための方法 - 特許庁 - To form the data line of an ordinary memory cell on a redundant memory cell array by suppressing the coupling of the data line of the ordinary memory cell array.
通常メモリセルアレイのデータ線のカップリングを抑制し、通常メモリセルアレイのデータ線を冗長メモリセルアレイ上に形成する。 - 特許庁 - TRANSISTOR, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF THE TRANSISTOR
トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 - 特許庁 - TRANSISTOR, MEMORY CELL ARRAY AND METHOD OF MANUFACTURING TRANSISTOR
トランジスタ、メモリセルアレイ、及びトランジスタの製造方法 - 特許庁 - A write circuit writes data in the memory cell array.
書き込み回路は、メモリセルアレイにデータを書き込む。 - 特許庁 - A control circuit 7 controls the memory cell array 1.
制御回路７は、メモリセルアレイ１を制御する。 - 特許庁 - In a memory cell array 10, a plurality of nonvolatile memory cells are arranged.
メモリセルアレイ10は、複数の不揮発性メモリセルが配置されている。 - 特許庁 - A NVM memory cell is arranged as a memory array of rows and columns.
ＮＶＭメモリセルは、行及び列のメモリアレイとして配置される。 - 特許庁 - A memory includes an array of each phase change memory cell and a first circuit.
メモリは、各相変化メモリセルのアレイと、第１回路とを含む。 - 特許庁 - MAGNETIC MEMORY CELL, MAGNETIC MEMORY ARRAY, AND METHOD OF MANUFACTURING THE SAME
磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法 - 特許庁 - This semiconductor memory device comprises a memory cell array constituted of a first memory cell block and a second memory cell block.
本発明による半導体メモリ装置は、第１メモリセルブロックと第２メモリセルブロックで構成されるメモリセルアレイを含む。 - 特許庁 - A memory cell array has a main body cell array 11 having a plurality of memory cells and a redundancy array 12 having a plurality of redundant cells being replaceable by a memory cell.
メモリセルアレイは、複数のメモリセルを有する本体セルアレイ１１と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ１２とを有する。 - 特許庁 - Each of the memory blocks has a memory cell array; a row selection circuit that selects any row in the memory cell array; and a column selection circuit that selects any column in the memory cell array.
メモリブロックのそれぞれは、メモリセルアレイと、メモリセルアレイの任意の行を選択する行選択回路と、メモリセルアレイの任意の列を選択する列選択回路と、を有する。 - 特許庁 - A memory array is divided into a first memory cell array MAT in which positive data is programmed in each memory cell and a second memory cell array MAR in which reverse data of the positive data is programmed in each memory cell.
メモリアレイは、各々のメモリセルに正データがプログラムされる第１のメモリセルアレイＭＡＴと、各々のメモリセルに正データの反転データがプログラムされる第２のメモリセルアレイＭＡＲに分割されている。 - 特許庁 - MEMORY CIRCUIT FOR PREVENTING ELEVATION OF CELL ARRAY POWER SOURCE
セルアレイ電源の上昇を防止したメモリ回路 - 特許庁 - To reduce the resistance of a bit line of a memory cell array and reduce the area of forming the memory cell array.
メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。 - 特許庁 - To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.
メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁 - MEMORY ARRAY CONTAINING MULTIGATE CHARGE TRAP NONVOLATILE CELL
マルチゲート電荷トラップ不揮発性セルを含むメモリアレイ - 特許庁 - The nonvolatile semiconductor memory which is provided with a memory cell array 3 and a replacement data cell array 2 is used.
メモリセルアレイ３と置換データ用セルアレイ２とを具備する不揮発性半導体記憶装置を用いる。 - 特許庁 - A memory cell array 1 has a plurality of memory cells for storing a plurality of bits in one memory cell.
メモリセルアレイ１は、１つのメモリセルに複数ビットを記憶する複数のメモリセルを有している。 - 特許庁 - A memory device 50 having an intersection array 100 of a memory cell 130 is provided with a temperature sensor 150 and a reference memory cell 160.
メモリセル(130)の交点アレイ(100)を有するメモリデバイス(50)は、温度センサ(150)と基準メモリセル(160)を備える。 - 特許庁 - MEMORY CELL UNIT, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING IT AND DRIVING METHOD OF MEMORY CELL ARRAY
メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法 - 特許庁 - A memory cell array 10 is divided into an upper part cell array 10a and a lower part cell array 10b consisting of plural banks respectively.
メモリセルアレイ１０は、それぞれ複数バンクからなる上部セルアレイ１０ａと下部セルアレイ１０ｂに分けられている。 - 特許庁 - For example, a memory cell array comprises a plurality of memory cell units arranged in matrix.
たとえば、メモリセルアレイは、マトリクス状に配置された複数のメモリセルユニットを備える。 - 特許庁 - The memory cell array includes a pre-charge unit 4 that is placed between a plurality of memory cell arrays.
メモリセルアレイは、複数のメモリセルアレイの間に配置されるプレチャージ部４を含む。 - 特許庁 - The main body memory cell array 101 has a capacity larger than that of the ROM memory array 104.
本体メモリセルアレイ１０１はＲＯＭメモリセルアレイ１０４より大きい容量を有する。 - 特許庁 - Each memory bank includes a memory cell array provided with rows and columns.
該各メモリバンクは、行と列とを備えたメモリセルアレイを含んでいる。 - 特許庁 - MEMORY INTEGRATED DISPLAY SUBSTRATE AND DISPLAY DEVICE AND MEMORY CELL ARRAY
メモリ一体型表示基板および表示装置並びにメモリセルアレイ - 特許庁 - A semiconductor memory comprises a memory cell array and a control circuit.
半導体記憶装置は、メモリセルアレイと、制御回路とを含んでいる。 - 特許庁 - METHOD FOR OPERATING ARRAY OF DUAL-PORT MEMORY CELL AND INTEGRATED CIRCUIT MEMORY
デュアルポートメモリセルのアレイを動作する方法および集積回路メモリ - 特許庁 - A memory-cell array 21 of the nonvolatile memory 20 is divided into a plurality of banks and a control memory area is allocated inside the memory-cell array 21.
不揮発性メモリ２０のメモリセルアレイ２１を複数のバンクに分割して、メモリセルアレイ２１内に制御メモリ領域をアロケートする。 - 特許庁 - A memory cell array comprises memory cells arrayed in row and column.
メモリセルアレイは、ロー及びカラムに配列されたメモリセルを有している。 - 特許庁 - The second ferroelectric memory 200 comprises a second memory cell array 210.
第２強誘電体メモリ２００は、第２メモリセルアレイ２１０を含む。 - 特許庁 - In a semiconductor memory device having plural memory cell blocks (BLK0-BLK3), each of the memory cell blocks is provided with a regular memory cell array 1, a redundant memory cell array 2 and a column decoder 8.
複数のメモリセルブロック（ＢＬＫ０〜ＢＬＫ３）を有する半導体メモリ装置であって、各メモリセルブロックはレギュラーメモリセルアレイ１と、冗長メモリセルアレイ２と、カラムデコーダ８とを有する。 - 特許庁 - A memory cell array 1 has multiple block redundancies.
メモリセルアレイ１は、複数のブロックリダンダンシを有している。 - 特許庁 - To improve stress resistance of a memory cell array.
メモリセルアレイの耐ストレス性を向上できるようにする。 - 特許庁 - The memory cell array 50 is divided into plural banks 52.
メモリセルアレイ５０は、複数のバンク５２に分割される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
