「memory cell array」を含む例文一覧(1856)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 37 38 次へ＞- A memory cell array has a unit composed of a memory cell 1 and two select transistors sandwiching it.
メモリセルアレイは、１個のメモリセルとこれを挟み込む２個のセレクトトランジスタとから構成されるユニットを有する。 - 特許庁 - Each memory cell 10 of a memory cell array 20 is provided with a source line SL separated for each column unit.
メモリセルアレイ２０の各メモリセル１０には列単位毎に互いに分離されたソース線SLが設けられている。 - 特許庁 - The bit wires for respective memory cell arrays are connected to the bit wire of the other memory cell array by a connecting wire.
各メモリセルアレイのビット線は、接続配線により他のメモリセルアレイのビット線に接続されている。 - 特許庁 - In a memory cell array 100A, a memory cell comprising a ferroelectrics capacitor 20 is arrayed in matrix.
メモリセルアレイ１００Ａは、強誘電体キャパシタ２０からなるメモリセルがマトリクス状に配列されている。 - 特許庁 - A memory cell array 11 has a plurality of blocks, each block has a plurality of memory cells.
メモリセルアレイ１１は、複数のブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁 - In a memory cell array, a plurality of memory cells having ferroelectric capacitors are arranged.
メモリセルアレイは、強誘電体キャパシタを有する複数のメモリセルが配列されている。 - 特許庁 - MAGNETIC MEMORY CELL, ITS FORMING METHOD, MAGNETIC MEMORY ARRAY, AND ITS MANUFACTURING METHOD
磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 - 特許庁 - A semiconductor memory 10 comprises a memory cell array 11 and a data mask control part 101.
半導体メモリ１０は、メモリセルアレイ１１とデータマスク制御部１０１とを備える。 - 特許庁 - MULTIVALUED-RECORDING PHASE-CHANGE MEMORY ELEMENT, MULTIVALUED-RECORDING PHASE-CHANGE CHANNEL TRANSISTOR, AND MEMORY CELL ARRAY
多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁 - In a memory cell array ARY, plural memory cells C1, C1B, Cn, CnB are arranged in a matrix state.
メモリセルアレイＡＲＹは、複数のメモリセルＣ１，Ｃ１Ｂ，Ｃｎ，ＣｎＢがマトリクス状に配置されている。 - 特許庁 - An integrated memory cell array includes a semiconductor substrate 1 and a plurality of cell transistor devices.
集積メモリセルアレイは、半導体基板１と複数のセルトランジスタデバイスとを備える。 - 特許庁 - TCAM CELL, TCAM CELL ARRAY, ADDRESS RETRIEVING MEMORY, RETRIEVING DEVICE FOR NETWORK ADDRESS
ＴＣＡＭセル、ＴＣＡＭセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置 - 特許庁 - A regular cell array and a redundant cell array respectively have a regular memory cell and redundant memory cell which receive first, second, and third power supply voltages.
レギュラーセルアレイおよび冗長セルアレイは、第１または第２電源電圧と、第３電源電圧とを受けるレギュラーメモリセルおよび冗長メモリセルをそれぞれ有する。 - 特許庁 - A circuit for dividing each word line in the memory cell array along the row direction of the memory cell array 1 is provided and the fault in the memory cell array 1 can be localized furthermore by dividing the memory cell array 1 into a plurality of blocks.
また、メモリセルアレイの列方向に沿ってメモリセルアレイの各ワード線を分割する分割回路を設け、前記メモリセルアレイを複数のブロックに分割することにより、前記メモリセルアレイの内部に含まれる故障箇所の範囲をさらに絞り込むことが可能になる。 - 特許庁 - By connecting the first memory cell of the first cell array 10-1 and the first reference cell of the fourth cell array 10-4 to the sense amplifier SA, data of the first memory cell are read.
第１のセルアレイ１０−１の第１のメモリセルと第４のセルアレイ１０−４の第１の参照セルとがセンスアンプＳＡに接続されることで第１のメモリセルのデータが読み出される。 - 特許庁 - A memory cell array 50 is provided with a regular memory cell array divided into plural memory mats 55, a row redundant circuit 70, and a column redundant circuit 80.
メモリセルアレイ５０は、複数のメモリマット５５に分割される正規メモリセルアレイとロウ冗長回路７０およびコラム冗長回路８０とを備える。 - 特許庁 - The semiconductor memory includes a memory cell array and an input circuit which receives an input signal supplied from the outside to be stored in the memory cell array.
半導体メモリは、メモリセルアレイと、メモリセルアレイに格納するために外部から供給される入力信号を入力する入力回路とを備えている。 - 特許庁 - The semiconductor storage device includes an antifuse 53, a memory cell array 11 including memory cells, and a peripheral circuit for accessing the memory cell array 11.
本発明による半導体記憶装置は、アンチヒューズ５３と、メモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１にアクセスするための周辺回路とを具備する。 - 特許庁 - The nonvolatile semiconductor storage is provided with a memory cell array 2 having plural memory cells and a testing cell array 3 having plural testing cells, and the testing cells are connected to the memory cell array 2 with bit lines.
不揮発性半導体記憶装置は複数のメモリセルを有するメモリセルアレイ２と複数のテスト用セルを有するテスト用セルアレイ３とを有し、メモリセルアレイにテスト用セルがビット線で接続されている。 - 特許庁 - In addition, the first and second memory cell arrays are arranged facing each other in a column direction, the second memory cell 102 has a larger area than the first memory cell 101, and the area of the first memory cell array 201 is two or more times the area of the second memory cell array 202.
また、第１及び第２のメモリセルアレイは、互いに列方向に対向配置され、第２のメモリセル１０２は第１のメモリセル１０１よりも面積が大きく、第１のメモリセルアレイ２０１は第２のメモリセルアレイ２０２の２倍以上の面積である。 - 特許庁 - A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.
不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁 - A memory comprises an array 100, constituted of memory cells and a reference cell array 200 constituted of reference cells of plural units.
メモリは、メモリセルで構成されたアレイと、複数のユニットの基準セルで構成された基準セルアレイとを含む。 - 特許庁 - The semiconductor memory device includes a cell array, a redundancy cell array, a parity generator, and a comparator.
本発明に従う半導体メモリ装置は、セルアレイと、リダンダンシーセルアレイと、パリティー発生器と、そして比較器と、を含む。 - 特許庁 - To provide appropriate characteristics of a memory cell in each cell array region according to the request about usage, even if the usages of the cell array regions in a memory cell array are set to be different.
メモリセルアレイ内の各セルアレイ領域の使用方法を異なるように設定したとしても、各セルアレイ領域内のメモリセルの諸特性を使用方法の要求に応じて適したものとする。 - 特許庁 - A memory cell performing this verification/read-out may be provided separately, or a memory cell of one part of the memory cell array MCA can be used.
この検証読み出しを行うメモリセルは、メモリセルアレイＭＣＡと別に設けてもよいし、メモリセルアレイＭＣＡ内の一部のメモリセルを用いてもよい。 - 特許庁 - To enable evaluating cell characteristics of a memory circuit having a pair of complementary memory cell arrays with the same standard as a memory circuit having a single cell array.
相補メモリセル対アレイを有するメモリ回路のセル特性を、シングルセルアレイを有するメモリ回路と同等の基準で評価できるようにする。 - 特許庁 - Cache memories, arranged as a first memory cell array and main memories arranged as a second memory cell array, are provided mixed.
同一の半導体基板上に、第１のメモリセルアレイを有するキャッシュメモリと、第２のメモリセルアレイを有するメインメモリとが混載されている。 - 特許庁 - According to an embodiments, a semiconductor storage device including a memory cell array part and an alignment mark part juxtaposed to the memory cell array part is provided.
実施形態によれば、メモリセルアレイ部と、メモリセルアレイ部と並置された合わせマーク部と、を備えた半導体記憶装置が提供される。 - 特許庁 - The semiconductor device further includes a plurality of memory cell array 4a-4e provided with I/O 6a-6e to input/output signals, and a redundant memory cell array 5.
また、信号を入出力するＩ／Ｏ６ａ〜６ｅを有する複数のメモリセルアレイ４ａ〜４ｅと、冗長メモリセルアレイ５を備える。 - 特許庁 - A holding area and a coping area are set beforehand on a memory cell array.
メモリセルアレイに、予め保持領域とコピー領域とを設定する。 - 特許庁 - A sense amplifier 12B is arranged at the other end of the memory cell array 11.
メモリセルアレイ１１の他端には、センスアンプ１２Ｂが配置されている。 - 特許庁 - To facilitate an electric connection between a memory cell array and a peripheral circuit.
メモリセルアレイと周辺回路との電気的接続を容易にする。 - 特許庁 - Thereafter, the precharge is finished, and a memory cell array 1 is read.
その後プリチャージは終了し、メモリセルアレイ１の読み出しを行う。 - 特許庁 - To accurately evaluate the characteristics of a cell in a flash memory array.
フラッシュメモリアレイ中におけるセルの特性を正確に評価する。 - 特許庁 - A data storage device (8) comprises the resistive intersection array (10) of a memory cell (12).
データ記憶デバイス(8)は、メモリセル(12)の抵抗性交点アレイ(10)を含む。 - 特許庁 - Data read from a memory cell array 21 is held in a page register 22.
メモリセルアレイ２１から読み出したデータは、ページレジスタ２２に保持される。 - 特許庁 - For example, a memory cell array 11 is divided into plural sub-arrays 12.
たとえば、メモリセルアレイ１１を複数個のサブアレイ１２に分割する。 - 特許庁 - A nonvolatile storage device includes a memory cell array and a control circuit.
不揮発性記憶装置はメモリセルアレイと制御回路とを備える。 - 特許庁 - An erasure circuit erases data of the memory cell array in a block unit.
消去回路は、メモリセルアレイのデータをブロック単位に消去する。 - 特許庁 - More concretely, a ring oscillator is formed on the memory cell array, including the test cells arranged at least at the four corners of the memory cell array.
具体的には、メモリセルアレイ上で、少なくともメモリセルアレイの４隅に配置されたテスト用のセルを含むリングオシレータを形成する。 - 特許庁 - At the time of a test, first, specific data is written in a memory cell array 30.
テスト時には、まず、メモリセルアレイ３０に特定のデータを書き込む。 - 特許庁 - This semiconductor memory device is provided with a memory cell array having a plurality of cell array blocks each constituted of a plurality of memory cells, and a memory plane setting part for dynamically dividing the memory cell array into a plurality of memory planes each having one or more cell array block and having independent data access operation modes.
半導体メモリ装置において、複数のメモリセルからなるセルアレイブロックを複数個有するメモリセルアレイと、印加される命令に応じて前記メモリセルアレイを、それぞれ一つ以上のセルアレイブロックからなりそれぞれ独立的なデータアクセス動作モードを有する複数のメモリプレーンに動作的に分割するためのメモリプレーン設定部と、を備える。 - 特許庁 - The memory cells (18) of the resistive cross point memory cell array (12) are composed of lots of groups (26) of two or more memory cells (18).
抵抗性交点メモリセルアレイ(12)のメモリセル(18)は、2つ以上のメモリセル(18)の多数のグルーフ゜(26)に構成される。 - 特許庁 - The semiconductor memory is provided with a memory cell array 11 having a plurality of memory cells MC.
たとえば、この半導体記憶装置は、複数のメモリセルＭＣを有するメモリセルアレイ１１を備えている。 - 特許庁 - MEMORY DEVICE, AND METHOD FOR DRAWING MEMORY CELL ELECTRICALLY ISOLATED IN MEMORY ARRAY TO NON-FLOATING STATE
メモリデバイス、及びメモリ配列中の電気的に隔離されたメモリセルを非フローティング状態へ引き寄せる方法 - 特許庁 - This memory block has a memory cell array consisting of a plurality of memory cells 210 arranged in a matrix state.
このメモリブロックは、マトリックス状に配された複数のメモリセル２１０からなるメモリ・セル・アレイを有している。 - 特許庁 - A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.
メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁 - An MRAM cell array includes a memory cell group 200 and a reference cell, connected to the same bit line BL2.
ＭＲＡＭセルアレイは、同じビット線ＢＬ２に接続されたメモリセルグループ２００と参照セルとを含む。 - 特許庁 - This device has a memory cell array 1 in which non-volatile memory cells being electrically rewritable.
電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイ１を有する。 - 特許庁 - NON-VOLATILE MEMORY CELL AND ITS USAGE, MANUFACTURING METHOD, AND NON-VOLATILE MEMORY ARRAY
不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
