「reference potential」を含む例文一覧(1430)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 28 29 次へ＞- A diode is connected between the second electrode of a transistor and the reference potential, an anode of the diode is connected to the second electrode reference potential and a cathode of the diode is connected to the reference potential for a PNP transistor.
トランジスタの第２の電極と基準電位との間にはダイオードが連結されており、ダイオードのアノードは第２の電極基準電位に連結され、ダイオードのカソードはＮＰＮトランジスタ用の基準電位に連結されている。 - 特許庁 - To provide a full differential amplifier in which a reference potential of a positive phase output signal and a reference potential of a negative phase output signal are aligned.
正相出力信号の基準電位と逆相出力信号の基準電位とが揃えられた全差動増幅器を提供する。 - 特許庁 - The semiconductor device 100 comprises a low-potential reference circuit region 1 and a high-potential reference circuit region 2, and has a structure in which the high-potential reference circuit region 2 is surrounded by a high-withstand-voltage isolation region 3.
半導体装置１００は，低電位基準回路領域１と高電位基準回路領域２とを備え，高電位基準回路領域２が高耐圧分離領域３に取り囲まれる構造を構成している。 - 特許庁 - A subtraction amplification circuit 40 inputs the reference potential REF, the first temperature-dependent potential VTEMPM, and a subtractor trimming signal STM to generate a second temperature-dependent potential Vtg amplified by subtraction amplification using a constant bias potential magnifying the reference potential REF and the first temperature-dependent potential VTEMPM.
減算増幅回路４０は、基準電位REF、第１の温度依存電位VTEMPM及び減算器トリミング信号STMを入力し、基準電位REFを倍率した一定バイアス電位と第１の温度依存電位VTEMPMとの減算増幅によって増幅された第２の温度依存電位Vtgを生成する。 - 特許庁 - An A/D converter 50 inputs the reference potential REF and the second temperature dependent potential Vtg and, after implementing A/D conversion to the second-temperature dependent potential Vtg referring to the reference potential REF, outputs the temperature determination results T15, T30, T45, T60 and T75.
そして、A/D変換器５０は、基準電位REF及び第２の温度依存電位Vtgを入力し、基準電位REFを参照して第２の温度依存電位VtgをA/D変換して温度判定結果Ｔ１５，Ｔ３０，Ｔ４５，Ｔ６０，Ｔ７５を出力する。 - 特許庁 - A first transistor VSA0 is connected between the first and second nodes B1 and A1, and a predetermined potential Vref between a first reference potential and the second reference potential is supplied to a control electrode.
第１のトランジスタＶＳＡ０は、第１および第２のノードＢ１，Ａ１間に接続され、制御電極に第１および第２の基準電位の間の所定の電位Ｖｒｅｆが与えられる。 - 特許庁 - The detection potential of the two electrodes 1 and 2 mounted on a living body reaches the reference potential extraction circuit 24 of a connector 25 through lead wires 22 and 23 and reference potential is extracted.
生体に装着された２つの電極１、２の検出電位は、リード線２２、２３を介してコネクタ２５の基準電位抽出回路２４に至り、基準電位が抽出される。 - 特許庁 - A reference power supply potential difference of 10 V can be developed between V1-V2 of the reference power supply terminal.
基準電源端子のＶ１〜Ｖ２間に１０［Ｖ］の基準電源電位差を発生することができる。 - 特許庁 - A current path is formed between a supply potential terminal VDD and a reference potential terminal GND.
供給電位端子ＶＤＤと基準電位端子ＧＮＤとの間には、電流経路が形成されている。 - 特許庁 - The element 41 accumulates the charge of quantity being proportional to the difference between fixed potential ϕd and reference potential ϕ0.
第２蓄積素子４１は、固定電位φｄと基準電位φ０との差に比例した量の電荷を蓄積する。 - 特許庁 - By the execution trigger, a potential of an AC ground AC GND is selected and is outputted as a reference potential.
さらに実施トリガにより、交流接地ＡＣ ＧＮＤの電位を選択し基準電位として出力する。 - 特許庁 - The clamp circuit clamps the pedestal potential of an analog video signal to a reference potential by a clamp control signal.
このクランプ回路は、アナログの映像信号を、クランプ制御信号にてペデスタル電位を基準電位にクランプする。 - 特許庁 - The power supply device includes: a reference potential stabilization part which converts an externally inputted voltage (Vci) of an external power supply into a stabilized DC reference potential (VCIR) and outputs the DC reference potential and a voltage conversion part which converts the stabilized DC reference potential outputted from the reference potential stabilization part to a plurality of internal DC power sources used in the data driving part respectively.
外部から入力される外部電源の電圧（Ｖｃｉ）を安定化した直流基準電位（ＶＣＩＲ）に変換して出力する基準電位安定化部と，基準電位安定化部から出力される安定化した直流基準電位をデータ駆動部内に使用される複数の内部直流電源にそれぞれ変換する電圧変換部とを含んでなる。 - 特許庁 - The DRAM 1 is configured so as to simultaneously start writing of the reference potential to the reference cell 20 and the reference cell 30.
ＤＲＡＭ１においては、リファレンスセル２０およびリファレンスセル３０への参照電位の書込みが同時に開始されるように構成されている。 - 特許庁 - To supply a stable reference potential to a plurality of package substrates.
複数のパッケージ基板に対して安定した基準電位を供給すること。 - 特許庁 - Further, reference potential inputted to the integrator in discharging is to be variable.
更には、放電時に積分器に入力する参照電位を可変とする。 - 特許庁 - To reduce liquid junction potential in the liquid communication part of a reference electrode.
参照電極の液絡部において液間電位を低減することである。 - 特許庁 - A reference potential transmission unit 720 transmits a reference potential Vo right before transmitting a video signal Vsig of one line to each video signal line 106HS.
基準電位伝達部７２０は１行分の映像信号Ｖsig を各映像信号線１０６HSに伝達する直前に基準電位Ｖｏを伝達する。 - 特許庁 - On a principal surface of the cover 17, a metal layer 14 is provided which is connected to the second reference potential terminal 9 but is not connected to the first reference potential terminal 8.
蓋部１７の主面に、第２基準電位端子９に接続され、かつ第１基準電位端子８には接続されない金属層１４を設ける。 - 特許庁 - Respective source terminals of the first PMOS transistor 31 and the second PMOS transistor 32 are connected to a second reference potential Vddh higher than a first reference potential Vddl.
第１ＰＭＯＳトランジスタ３１および第２ＰＭＯＳトランジスタ３２それぞれのソース端子は、第１基準電位Vddlより高い第２基準電位Vddhに接続される。 - 特許庁 - The inside of the trench 4 is filled with an insulator to mutually insulate the low-potential reference circuit region 1 and the high-potential reference circuit region 2.
トレンチ４は，その内部が絶縁物にて充填されており，低電位基準回路領域１と高電位基準回路領域２とを絶縁している。 - 特許庁 - A reference potential generating circuit 107 for a test mode outputs a reference potential Vreft from an output node B1 by activation of a test mode signal TM.
テストモード用基準電位発生回路１０７は、テストモード信号ＴＭの活性化により、出力ノードＢ１から基準電位Ｖｒｅｆｔを出力する。 - 特許庁 - The feeding point 94 and the plated lead 96 electrically connect with the reference potential pattern layer 75 and lead static electricity to the reference potential pattern layer 75.
給電点９４及びメッキリード９６は、基準電位パターン層７５と電気的に接続され、静電気を基準電位パターン層７５へ誘導する。 - 特許庁 - The reference common potential and the reference bias potential are inputted into the current generating circuits 700 of the drivers 100 through the intermediary of the prescribed channels of a bus 150.
基準共通電位と基準バイアス電位とはバス１５０の所定のチャネルを介して各ドライバ１００の電流生成回路７００に入力する。 - 特許庁 - The starting end and the terminal of the ejection pulse PA are set to reference potential VA and the starting end and the terminal of the ejection pulse PB to reference potential VB.
噴射パルスＰAの始端および終端は基準電位ＶAに設定され、噴射パルスＰBの始端および終端は基準電位ＶBに設定される。 - 特許庁 - A reference electric potential Vref applied to a reference electric potential input terminal Cr of the comparator CP is slowed and fluctuated by a waveform slowdown circuit 20.
一方、コンパレータＣＰの基準電位入力端子Ｃrに加えられる基準電位Ｖrefも波形鈍化回路２０により鈍化（鈍る）して変動する。 - 特許庁 - A discharge circuit 14 keeps a potential difference between a power potential end and a reference potential end at a predetermined value by discharging overcurrent applied to the power potential end VDD and the reference potential end VSS to which the internal circuit 2 and an input terminal 11 are connected.
放電回路１４は、内部回路２および入力端子１１が接続される電源電位端ＶＤＤ、基準電位端ＶＳＳに印加された過電流を放電することによって電源電位端と基準電位端との間の電位差を所定値に保つ。 - 特許庁 - A control signal corresponding to the voltage drop is transmitted by the reference potential control part 15 to a reference potential generating part 17, and then, an output reference potential is varied by the part 17 so as to compensate the voltage drop.
基準電位制御部１５は当該電圧降下に応じた制御信号を基準電位発生部１７に送出し、基準電位発生部１７は当該電圧降下分を補うように出力基準電位を可変する。 - 特許庁 - Even when the reference potential Vrerf is different from the terminal potential Vtt, a time required for reaching to the reference potential Vref from a 'L' level or a 'H' level of a potential of the data input/ output terminal 35 can be made constant.
参照電位Ｖｒｅｆと終端電位Ｖｔｔが異なる場合でも、データ入出力端子３５の電位が「Ｌ」レベルまたは「Ｈ」レベルから参照電位Ｖｒｅｆに到達するまでの時間を一定にすることができる。 - 特許庁 - A differential amplifier circuit cmp1 compares the potential in01 of the node (a) with reference potential Vref and gives such a control signal as to make the potential in01 of the node (a) equal to the reference potential Vref to the gate of the transistor P01.
差動増幅回路ｃｍｐ１は、ノードａの電位ｉｎ０１と基準電位Ｖｒｅｆを比較し、ノードａの電位ｉｎ０１が基準電位Ｖｒｅｆに等しくなるような制御信号をＭＯＳトランジスタＰ０１のゲートに与える。 - 特許庁 - When load currents Io are increased, the reference potential is increased against a detection potential Vr2 according to voltage drop at the resistance R3, and the regulator 1 increases the output voltage Vo' for matching the detection potential Vr2 with the reference potential.
負荷電流Ioが増大すると、抵抗R3での電圧降下分、参照電位が検出電位Vr2に対して上昇するので、レギュレータ１は、検出電位Vr2を参照電位に合わせるために、その出力電圧Vo'を上昇させる。 - 特許庁 - An intermediate reference potential common to a position 111 to equally divide the potential difference of both terminals is formed to each of the potential of the scan side fluctuation reference voltage terminal FGND and the potential of the scan side fluctuation power source voltage terminal FVEE.
走査側変動基準電圧端子ＦＧＮＤの電位と走査側変動電源電圧端子ＦＶＥＥの電位とのそれぞれに対し、両端子の電位差を等分する位置１１１に共通の中間基準電位を形成する。 - 特許庁 - To reliably suppress a decrease in high potential-side power supply voltage due to an undershoot of a negative voltage generated at a high potential-side reference potential (virtual ground potential VS) in a power device driving circuit.
パワーデバイス駆動回路において、高電位側基準電位（仮想接地電位ＶＳ）に発生する負電圧のアンダーシュートによる高電位側電源電圧の低下を確実に抑制する。 - 特許庁 - In this SRAM, refreshing of a system in which a word line potential VWL is reduced in pulse state between a reference potential VDD of a H level and a fixed potential Vc is performed.
このＳＲＡＭでは、ワード線電位Ｖ_WLをＨレベルの基準電位Ｖ_DDと一定の電位Ｖcとの間でパルス的に下げる方式のリフレッシュを行う。 - 特許庁 - The element 35 accumulates the charge of quantity being proportional to the difference between signal potential ϕs corresponding to the 2nd potential state of the pixel and reference potential ϕ0.
第１蓄積素子３５は、画素の第２の電位状態に対応する信号電位φｓと基準電位φ０との差に比例した量の電荷を蓄積する。 - 特許庁 - A potential of a connection point Z is fixed to a reference potential Vref during a write period when a data potential VD[j] is written, and a compensation period when the threshold voltage is compensated.
データ電位ＶD[j]を書き込む書込期間と、閾値電圧を補償する補償期間において接続点Ｚの電位は基準電位Ｖrefに固定される。 - 特許庁 - The reference electric potential is generated by a combination of the plurality of reference cells and by polarization non-inversion readout.
基準電位の発生は、複数個のリファレンスセルの組み合わせと分極非反転読み出しによって行なう。 - 特許庁 - A reference electrode 50 becomes the reference electrode when measuring a potential of a positive electrode 20 or a negative electrode 30.
参照電極５０は、正極２０又は負極３０の電位を測定する際の基準電極となる。 - 特許庁 - On the other hand, a reference potential deciding three kinds of threshold voltage is supplied to an input buffer 30 from a reference potential generating circuit 28, four different potential level can be discriminated.
一方、入力バッファ３０には参照電位発生回路２８から３種類のしきい値電圧を決定する参照電位が供給されており、４つの異なる電位レベルを判別することができる。 - 特許庁 - A degeneration device is connected between the second electrode and the reference potential.
第２の電極と基準電位との間には、縮退装置が連結されている。 - 特許庁 - A non-inverting input terminal of an operational amplifier OP1 is connected to a reference potential.
オペアンプＯＰ１は、非反転入力端子が基準電位に接続されている。 - 特許庁 - Therefore, the outer electrode 42 and the shielding part 26 are kept at the reference potential.
したがって、外部電極４２とシールド部２６とは、基準電位に保たれる。 - 特許庁 - The internal reference potential is supplied to a power source wiring layer through a voltage follower.
内部基準電位は、ボルテージフォロアを介して電源配線層に供給する。 - 特許庁 - Thus, the potential of the node C is started to prevent a reference potential VR to be fed to a circuit on the next stage from going down.
これにより、ノードＣの電位を立ち上げ、次段の回路に供給する基準電位Ｖ_Rの低下を防止する。 - 特許庁 - The output is fixed to a desired potential by selecting the resistance of the resistor connected to the reference potential appropriately.
基準電位に接続された抵抗値を適切に選択することにより出力を所望の電位に固定できる。 - 特許庁 - The potentiostat monitors the electric potential of the counter electrode 3 and generates a malfunction signal when the potential comes to lie outside a specified reference range.
対極３の電位を監視し、電位が特定の基準範囲外にある場合には誤作動信号を生成する。 - 特許庁 - The output means outputs potential variations with respect to reference potential in accordance with the movement of the casing as detection signals.
出力手段は、筐体の動きに応じた基準電位に対する電位の変動を検出信号として出力する。 - 特許庁 - The reference voltage generating unit generates normal reference voltage which does not depend on a potential of the external power source during normal operation, and generates first burn-in reference voltage depending on a potential of the external power source and second burn-in reference voltage having a potential being same as the normal reference voltage during burn-in acceleration test.
そして，参照電圧生成ユニットは，通常動作時において，外部電源の電位に依存しない通常参照電圧を生成し，バーイン加速試験時において，外部電源の電位に依存する第１のバーイン参照電圧と通常参照電圧と同じ電位を有する第２のバーイン参照電圧とを生成する。 - 特許庁 - A main control device 8 controls the potential of the conductive portion of the long substrate 10 by the potentiostat 3 so that the potential of the conductive portion of the long substrate 10 with respect to the potential of the reference electrode 5 becomes equal to the potential of the independent portion with respect to the potential of the reference electrode 5.
主制御装置８は、ポテンショスタット３により参照電極５の電位を基準とする長尺状基材１０の導通部の電位が参照電極５を基準とする独立部の電位に等しくなるように、長尺状基材１０の導通部の電位を制御する。 - 特許庁 - At this time, the difference between the memory potential stored in the memory element 145 at the dark time and an amplifier reference potential given to the read amplifier 146 is detected by a digital operation circuit 150, and the amplifier reference potential is set to the memory potential at the dark time or a potential proximate to it.
このとき、デジタル演算回路１５０にて、暗時におけるメモリ素子１４５に蓄積されたメモリ電位と読み出しアンプ１４６に与えるアンプ基準電位との差が検出され、アンプ基準電位を暗時のメモリ電位、あるいはその近傍電位に演算設定することが行われる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
