「substrate interface」を含む例文一覧(1149)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 22 23 次へ＞- The method for manufacturing the nanocarbon material composite substrate includes the steps of: supporting catalyst on the substrate; heat treating the catalyst; forming a three-dimensional structural pattern on the substrate; and growing a nanocarbon material on the surface of the substrate on which the catalyst is supported, by means of the solid-liquid interface decomposition method.
本発明のナノ炭素材料複合基板製造方法は、基板に触媒を担持し、触媒を熱処理し、基板に３次元構造パターンを形成し、前記触媒が担持された基板の表面に固液界面接触分解法によりナノ炭素材料を成長させる。 - 特許庁 - Highly dense defects (threading dislocation) 12 are introduced into the Ge epitaxial film 11 from the interface with the Si substrate 10, and the threading dislocation 12 is converted into Rupe rearrangement defects 12' in the vicinity of the Si substrate interface by applying a heat treatment to the Ge epitaxial film 11 at a temperature of 700-900°C.
Ｇｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥（貫通転位）１２が導入されるが、Ｇｅエピタキシャル膜１１に７００乃至９００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。 - 特許庁 - Thus, the occurrence of microcrystallization, defects or interface state, which may otherwise occur at an interface between the silicon substrate 10 and the amorphous silicon layer 30, is reduced because a thin layer of the silicon-oxide thin film 20 is provided between the silicon substrate 10 and the amorphous silicon layer 30.
従って、シリコン基板１０とアモルファスシリコン層３０との間に薄層の酸化シリコン薄膜２０が設けられているため、シリコン基板１０とアモルファスシリコン層３０との界面において生じ得る微結晶化や欠陥あるいは界面準位の発生が低減される。 - 特許庁 - Both of an interface 91 between the first n type conductive area 2 and a semiconductor substrate conductive area 1 as well as an interface 92 between the second n type conductive area 3 and the semiconductor substrate conductive area 92 are formed almost like a plane by working the ends like a table.
ここで、第１Ｎ型導電領域２と半導体基板導電領域１の境界面９１及び第２Ｎ型導電領域３と半導体基板導電領域１の境界面９２の双方を、半導体基板１００の端部をメサ状に加工することで略平面状に形成する。 - 特許庁 - The substrate processing apparatus 1 comprises an interface 60 for delivering the substrate for the exposure apparatuses 101, 102, an input device 114 or the like capable of designating with which exposure apparatus exposure processing is done, and a control unit 110 for controlling the interface 60 and the indexer 2 according to designated contents.
基板処理装置１は、露光装置１０１，１０２に基板を出し入れするインターフェース部６０と、何れの露光装置で露光処理を行うかを指定可能な入力装置１１４等と、指定内容に従ってインターフェース部６０およびインデクサー部２を制御する制御部１１０とを備える。 - 特許庁 - The processor system has on a single semiconductor substrate a processor 101, a memory controller 105, an external bus interface 104 to which a processor 103 outside the substrate can be connected, and a system bus bridge 106 for interconnecting the processor 101, the memory controller 105 and the external bus interface 104.
単一の半導体基板上に、プロセッサ１０１と、メモリコントローラ１０５と、当該基板外部のプロセッサ１０３を接続可能な外部バスインターフェース１０４と、プロセッサ１０１、メモリコントローラ１０５、及び外部バスインターフェース１０４を相互に接続するシステムバスブリッジ１０６とを備える。 - 特許庁 - In the case of a negative or positive photoresist layer patterned by a conventional lithography technique, a photoresist layer in an interface region with a semiconductor substrate is overheated to a temperature higher than its fusing temperature in a short time in order to fusedly bond a photoresist layer at an interface to a layer located therebelow on the semiconductor substrate.
従来のリソグラフィー技術を用いてパターンされたネガもしくはポジフォトレジスト層の場合、界面のフォトレジスト層を、その下に位置する層と、半導体基板において溶着するために、半導体基板との界面領域のフォトレジスト層は、短期的に、溶解温度より高い温度で過熱される。 - 特許庁 - In a carry-in/carry-out block 15b of the interface block 15, hands H1 and H2 of an interface conveying mechanism IFR are driven independently of each other with the substrate W before the exposure treatment conveyed by the hand H1 and the substrate W after the exposure treatment conveyed by the hand H2.
また、インターフェースブロック１５の搬入搬出ブロック１５ｂにおいて、インターフェース用搬送機構ＩＦＲのハンドＨ１，Ｈ２がそれぞれ独立に駆動され、露光処理前の基板ＷがハンドＨ１により搬送され、露光処理後の基板ＷがハンドＨ２により搬送される。 - 特許庁 - An n-type impurity doped region 1a is formed on an Si substrate 1, and an interface to a GaN layer 2 mainly formed on a part of the Si substrate 1 that has no n-type impurity doped region 1a formed thereon serves as the light-receiving region, so that carriers are separated at this interface.
Ｓｉ基板１に、ｎ型不純物ドープ領域１ａが形成され、主としてｎ型不純物ドープ領域１ａが形成されていないシリコン基板１上に積層されたＧａＮ層２との界面が受光領域となっており、この界面でキャリアを分離している。 - 特許庁 - A MOS interface of low interface state density is formed through an oxygen radical treatment, and an insulating film is consecutively formed through the deposition of SiO in an oxygen radical atmosphere, causing less damage in a series of processes, and the above processes are applied to a substrate of large area by the use of a substrate scanning-type device.
酸素ラジカル処理により低界面順位密度のＭＯＳ界面を形成し、更に低ダメージなＳｉＯ蒸着による絶縁膜形成を酸素ラジカル雰囲気中で連続しておこなう一連のプロセスを、基板走査型の装置により大面積基板に適用可能ならしめる。 - 特許庁 - The single crystal film is produced by combining the liquid phase epitaxy action by a single crystal substrate 5, the action caused by control of crystal growth orientation by temperature gradient of a liquid phase-solid phase interface 10 and the action caused by movement of the liquid phase-solid phase interface 10 and control of wettability of the single crystal substrate 5 and the liquid phase.
単結晶基板５による液相エピタキシー作用と、液相固相界面１０の温度勾配による結晶成長方位の制御による作用と、液相固相界面１０の移動と、単結晶基板５と液相のぬれ性の制御による作用とを組み合わせて作製する。 - 特許庁 - To readily and in approximation compute interface state density on the interface of an SOI(silicon-on-insulator) thin-film and an insulating layer, in an SOI substrate, even when impurity concentration in the SOI thin-film cannot be obtained accurately.
ＳＯＩ薄膜中の不純物濃度が正確に求められない場合にも、ＳＯＩ基板のＳＯＩ薄膜と絶縁層との界面における界面準位密度を簡便にかつ近似的に算出する。 - 特許庁 - The interface apparatus according to this invention is characterized in that it is equipped with an interface device comprising multiple pins connected to a test terminal and a substrate terminal, and it has a mode-switch terminal for switching the connection destination of an inner loopback.
本発明のインターフェース装置は、試験端子及び基板端子に接続された複数のピンを有するインターフェースデバイスを備え、内部ループバックの接続先を切り替えるモード切替端子を有することを特徴とする。 - 特許庁 - A plurality of created interferograms are multiplied, and thereby side burst signals 11, 13 based on the reflecting light from the interface of the substrate S and the thin film E1 and from the interface of the thin films E1, E2 are recognized easily.
これら生成した複数のインターフェログラムを積算することにより、基板Ｓと薄膜Ｅ１との界面および各薄膜Ｅ１，Ｅ２どうしの界面からの反射光に基づくサイドバースト１１，１３を認識し易くする。 - 特許庁 - In the manufacturing method of the transistor, a first interface reforming film 11 including a metal film or a semiconductor film is so formed on a substrate 10 as to form successively an insulation film 12 and a semiconductor film 13 on the first interface reforming film 11.
基板１０上に、金属膜又は半導体膜を含む第１の界面改質膜１１を形成し、この第１の界面改質膜１１の上に絶縁膜１２，半導体膜１３を順に形成する。 - 特許庁 - The bonding step of the conductive substrate includes a step of locally heating a metal bonding layer by applying microwave to a bonding interface while bringing the metal bonding layer into contact with the bonding interface.
上記導電性基板の接合段階は、金属接合層を接合界面に接触させた状態で上記接合界面にマイクロ波を印加して上記金属接合層を局部的に加熱する段階を含む。 - 特許庁 - Further, photocurrent is generated when the interface between the n-type Si substrate 1 and the n-type Mg_XZnO layer 2 has received light, however, the photocurrent flows through the interface between Mg_XZnO and Si as a two-dimensional carrier.
また、ｎ型Ｓｉ基板１とｎ型Ｍｇ_ＸＺｎＯ層２との界面で光を受光すると、光電流が発生するが、光電流は、Ｍｇ_ＸＺｎＯとＳｉの界面を２次元性キャリアとして流れる。 - 特許庁 - To provide a semiconductor device manufacturing method which can efficiently reduce interface state density at an interface between a substrate and a gate insulation film while inhibiting characteristic deterioration in a constituent material of the semiconductor device.
半導体装置の構成材料の特性劣化を抑制しつつ、基板とゲート絶縁膜との界面の界面準位密度を効率的に低減することが可能な半導体装置の製造方法を提供する。 - 特許庁 - To provide a semiconductor laminated film in which flatness is obtained at an interface between an Si substrate and a metal layer formed adjacent thereto so as to reduce junction leakage at the Si/metal interface in a semiconductor device or the like.
半導体デバイスなどにおけるＳｉ／金属界面では接合リークを抑制すべく、Ｓｉ基板と、これに隣接して形成される金属層との界面平坦性を確保した半導体積層膜を提供する。 - 特許庁 - The step of joining the conductive substrate comprises a step of locally heating a metal joining layer by applying a microwave to the joining interface while bringing the metal joining layer into contact with the joining interface.
上記導電性基板の接合段階は、金属接合層を接合界面に接触させた状態で上記接合界面にマイクロ波を印加して上記金属接合層を局部的に加熱する段階を含む。 - 特許庁 - A diffraction grating 20 is formed in a two-dimensional direction at an interface between a transparent electrode 103 and a glass substrate 104 as an interface where total reflection takes place with different refractive indices inside the self-luminous surface-emitting element.
自発光型面状発光素子内部において屈折率が異なり全反射が起こる界面である透明電極１０３とガラス基板１０４との界面に回折格子２０が２次元方向に形成されている。 - 特許庁 - First, the interface layer is formed on the substrate surface for which hydrogen passivation has been carried out, and after, a high-k film is formed by depositing one or more high-k dielectric films on the interface layer.
また、最初に、水素パッシベート基板の表面上に界面層を形成し、その後、１つ以上のｈｉｇｈ−ｋ誘電体膜を堆積することによって、ｈｉｇｈ−ｋ膜を形成する方法が提供される。 - 特許庁 - To provide a method for manufacturing a light-emitting device, for sufficiently reducing an interface resistance between a light emission layer part and a transparent conductive semiconductor substrate.
発光層部と透明導電性半導体基板との界面抵抗を十分に低減できる発光素子の製造方法を提供する。 - 特許庁 - To obtain a method for manufacturing an insulated gate semiconductor device in which the creation of a low permittivity oxide film is retarded at the interface of a semiconductor substrate.
絶縁ゲート型半導体装置の製造方法に関し、半導体基板界面における低誘電率の酸化膜生成を抑制する。 - 特許庁 - To manufacture a semiconductor device, wherein a defect and impurities do not exist in the interface between the gate insulating film and the semiconductor layer, on a substrate having the insulating surface.
絶縁表面を有する基板上に、ゲート絶縁膜/半導体層界面の欠陥や不純物の無い半導体装置を作成する。 - 特許庁 - To provide a GeOI substrate with a Ge layer having very flat junction interface with an oxidized layer, and having good quality characteristics.
Ｇｅ層と酸化膜との接合界面の平坦性が良く、良好な品質特性を有するＧｅ層を備えたＧｅＯＩ基板の提供。 - 特許庁 - Since a change only in the contact interface of the substrate and a liquid can be grasped, the wet area of liquid droplets can be measured accurately.
基板と液体の接触界面のみの変化を捕らえることができるため、濡れ面積を極めて正確に計測することが可能となる。 - 特許庁 - The body contains at least two fine particles 60, which are disposed separately from each other near the interface 41 with the substrate 40 in the insulator 50.
絶縁体５０中で基板４０との界面４１近傍に互いに離間して配置された少なくとも２つの微粒子６０を含む。 - 特許庁 - To provide an organic electroluminescent element with an organic layer enabled to be simply formed on a substrate and with a junction interface between constituent layers good and uniform.
有機層を簡便に基板上に形成でき、構成層間の接合界面が均一で良好な有機電界発光素子を提供すること。 - 特許庁 - To provide a manufacturing method of a semiconductor device with which stress which occurs on an interface of a thermal oxide film and a semiconductor substrate can be suppressed.
熱酸化膜と半導体基板の界面で生じる応力を抑制することができる半導体装置の製造方法を提供する。 - 特許庁 - To provide a hybrid substrate, equipped with semiconductor layers, having different crystal orientations isolated by a conductive or an insulating interface.
導電性または絶縁性界面によって分離され相異なる結晶方位を有する半導体層を備える混成基板を提供すること。 - 特許庁 - A silicon oxide film as an interface layer 3 is formed by oxidizing the surface of the silicon substrate 1, when the metallic oxide film 2 is formed.
金属酸化膜２の形成時に、シリコン基板１の表面を酸化させることにより、界面層３となるシリコン酸化膜を形成する。 - 特許庁 - As a result, a semiconductor substrate in which a defect in an interface between the single crystal semiconductor layer and the insulating layer is reduced can be provided.
これにより、単結晶半導体層と絶縁層との界面における欠陥を低減した半導体基板を提供することができる。 - 特許庁 - With such an arrangement, a connection solder 13 is connected to the lid conductor 12 without touching the interface between the substrate electrode 9 and the insulation layer 11.
この構成により、接続半田１３が基板電極９と絶縁層１１との界面に接することなく蓋導体１２に接続される。 - 特許庁 - The interface of the glass fiber 14 and the resin 13 on the end surface of the substrate 10 is covered with a molten solidified material 12 of the glass fiber 14.
基板１０の端面において、ガラス繊維１４と樹脂１３との界面がガラス繊維１４の溶融固化物１２により覆われている。 - 特許庁 - The ion-implanted wafer is plasma-processed together with a polished support substrate wafer such that the strength of the lamination interface becomes greater.
イオン注入したウェーハを、研磨した支持基板用ウェーハと共に、貼り合わせ界面の接着強度が大きくなるようにプラズマ処理を施す。 - 特許庁 - To provide a method of manufacturing a semiconductor device, by which an ultrathin and fine interface layer is formed which separates a high-k film and a silicon substrate.
高誘電体膜とシリコン基板とを分離する、極薄かつ緻密な界面層を形成する半導体デバイスの製造方法を提供する。 - 特許庁 - The interface layer 5, a diffusion suppressing layer 6 and a high dielectric constant insulating film 7 are sequentially formed in this order on one surface 2a of a silicon substrate 2.
シリコン基板２の一つの面２ａに界面層５と拡散抑制層６と高誘電率絶縁膜７とがこの順で形成されている。 - 特許庁 - Ion-implantation of hydrogen is made in the substrate 1, and an implanted defect layer 5 is formed at a position deeper than the P-N junction interface.
そして、半導体基板１に水素のイオン注入を施し、Ｐ−Ｎ接合界面より深い位置に注入欠陥層５を形成する。 - 特許庁 - To obtain a TFT array substrate excellent in a contact characteristic on the interface between source/drain electrodes, and its manufacturing method.
本発明は、ソース・ドレイン電極の界面においてコンタクト特性のよいＴＦＴアレイ基板及びその製造方法を得ることを目的とする。 - 特許庁 - The number of silicon (Si) atoms per one cm^3 in the interface of the GaN substrate 1 and the epitaxial growth layer 5 is 1×10^20 or smaller.
ＧａＮ基板１とエピタキシャル成長層５との界面における１ｃｍ^3当りのシリコン（Ｓｉ）原子の個数は１×１０^20以下である。 - 特許庁 - To each LED element 103, a drive current is supplied from the outside via an external I/F (interface) 102 mounted to a substrate.
各ＬＥＤ素子１０３には、基板１０１に搭載されている外部Ｉ／Ｆ（インタフェース）１０２を介して外部から駆動電流が供給される。 - 特許庁 - The refractive index of the interface reflection prevention film 12 is higher than that of the transparent substrate 11 and lower than that of the oblique deposition film 13.
界面反射防止膜１２の屈折率は、透明基板１１の屈折率よりも高く、斜方蒸着膜１３の屈折率よりも小さい。 - 特許庁 - The surface of a through plug 107 is made to retreat from an interface between the silicon substrate 101 and the insulating thick film 103 to form a step 113.
シリコン基板１０１と絶縁性厚膜１０３との界面よりも貫通プラグ１０７の表面を後退させて、段差１１３を設ける。 - 特許庁 - To suppress increase in the film thickness of a base oxide film which is formed on the interface between a gate insulation film and a silicon substrate, when forming the gate insulation film having high dielectric constant.
高誘電体ゲート絶縁膜を形成する際に、シリコン基板との界面に形成されるベース酸化膜の増膜を抑制する。 - 特許庁 - When the substrate W exposed by the exposure device 14 is carried from the exposure device 14 to a substrate mounting section PASS 10, a hand H6 on the lower side of the interface carrying mechanism IFR is used.
また、露光装置１４による露光処理後の基板Ｗを露光装置１４から基板載置部ＰＡＳＳ１０へと搬送する際には、インターフェース用搬送機構ＩＦＲの下側のハンドＨ６が用いられる。 - 特許庁 - To provide a wiring substrate having a metallized composition of a low resistance used by low temperature baking and an electric circuit of a low resistance without void in an interface between it and an alumina substrate, and a manufacturing method thereof.
低抵抗で低温焼成により用いられるメタライズ組成物と、低抵抗でアルミナ基板との界面に空隙のない電気回路とを具備した配線基板とその製造方法を提供する。 - 特許庁 - When a substrate W not yet exposed by an exposure device 14 is carried from a substrate mounting section PASS 9 to the exposure device 14, a hand H5 on the upper side of an interface carrying mechanism IFR is used.
露光装置１４による露光処理前の基板Ｗを基板載置部ＰＡＳＳ９から露光装置１４へと搬送する際には、インターフェース用搬送機構ＩＦＲの上側のハンドＨ５が用いられる。 - 特許庁 - The rear surface of a substrate W cleaned by a rear-surface cleaning unit RSW, the cleaned substrate is held by a hand H12 of an interface transportation mechanism IFR1, and then transported to a cooling unit CP.
裏面洗浄処理ユニットＲＳＷにより裏面洗浄された基板Ｗがインターフェース用搬送機構ＩＦＲ１のハンドＨ１２により保持されて冷却ユニットＣＰに搬送される。 - 特許庁 - In the etching processing (RIE) for forming the through-hole 106, the etching progresses only up to the interface between the silicon substrate 101 and buried oxide layer 102 along the depth of the silicon substrate 101.
貫通孔１０６の形成のためのエッチング処理（ＲＥＩ）においては、シリコン基板１０１の深さ方向に、シリコン基板１０１と埋め込み酸化層１０２との界面までしかエッチングが進行しない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
