「substrate interface」を含む例文一覧(1149)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 22 23 次へ＞- To provide a sliding member with a sliding surface coated with a resin film such as a film of a resin prepared by adding a polytetrafluoroethylene powder, a calcium fluoride powder, and an aluminum oxide powder to a polyamide-imide resin, which sliding member is made resistant to cohesive failure otherwise occurring near the interface between the resin film and the substrate.
本発明の課題は、ポリアミドイミド樹脂にポリテトラフルオロエチレン粉体、フッ化カルシウム粉体及び酸化アルミニウム粉体を添加した樹脂皮膜のような樹脂皮膜が摺動面に被覆される摺動部材において、樹脂皮膜が基材との界面付近で凝集破壊しにくくさせることにある。 - 特許庁 - To provide a photosensitive transfer material used in manufacture of a photomask, in which air bubbles are prevented from entering in lamination and a temporary support is released well from the interface of an interlayer uniformly and with excellent reproducibility subsequent to the lamination on a desired surface of a light transmitting substrate.
フォトマスクの製造に用いられ、ラミネート時の気泡混入を防止でき、所望の光透過性基材の表面に積層された後の仮支持体の剥離を、中間層との界面において均一かつ再現性よく行い得る感光性転写材料を提供する。 - 特許庁 - To provide an organic EL element, and its manufacturing method, which attains large-scale integration of a luminescent element array, enabling to effectively take out light emitted from an organic luminescent layer and reduce warping of a substrate due to membrane stress accompanying formation of luminescent elements which leads to lessen optical interface.
発光素子アレイの高集積化を達成でき、有機発光層から出た発光を有効に外部に取り出し可能で、発光素子形成に伴う膜応力による基板の反りを低減でき、光学的界面を少なくできる有機ＥＬ素子、及びその製造方法を提供する。 - 特許庁 - (3) The phase transition type optical recording medium mentioned in (1) or (2) has at least a lower protective layer, the phase transition recording layer, an upper protective layer and a reflection layer on the substrate and has the interface layer between the lower protective layer and the phase transition recording layer and/or between the phase transition recording layer and the upper protective layer.
（３）基板上に少なくとも、下部保護層、相変化記録層、上部保護層、反射層を有し、下部保護層と相変化記録層の間、及び／又は相変化記録層と上部保護層の間に、前記界面層を有する（１）又は（２）記載の相変化型光記録媒体。 - 特許庁 - In a thin-film solar battery containing pin junction in which a non-single crystalline silicon thin film containing a crystal is used as an i- layer, the oxygen atom concentration on the interface between a p-type or an n-type conductive layer on a substrate side and the i-layer is suppressed to be 5×10^20 atoms/cm^3 or below.
結晶質を含む非単結晶シリコン系薄膜をｉ層として用いたｐｉｎ接合を含む薄膜太陽電池における基板側のｐまたはｎ型導電層とｉ層との界面における酸素原子濃度を５×１０^20ａｔｏｍｓ／ｃｍ^3以下に抑制する。 - 特許庁 - While the second planar electrode and the first via, and the third planar electrode and the second via are respectively disposed on the same substrate interface, only one side of the second planar electrode faces one side of the first via, and only one side of the third planar electrode faces one side of the second via.
第２の平板電極と第１のビアと、第３の平板電極と第２のビアがそれぞれ同一の基板界面上に配置されるが、第２の平板電極が第１のビアと１辺のみ対向し、第３の平板電極が第２のビアと１辺のみ対向する。 - 特許庁 - To provide a semiconductor storage apparatus which includes a plurality of semiconductor devices whose functions are different from each other, and in which the height of an interface between a gate insulating film and a gate electrode of each semiconductor device is almost the same, and in which each semiconductor device is arranged in a proper region of each partial SOI substrate.
機能が異なる複数の半導体素子を含み、各半導体素子のゲート絶縁膜とゲート電極との界面の高さが略同じであり、各半導体素子をそれぞれ部分ＳＯＩ基板の適切な領域に配置した半導体記憶装置を提供する。 - 特許庁 - To provide a semiconductor device in which a damage or separation never occurs on an interface below bump electrodes at the time of flip-chip bonding even if a low dielectric constant insulating film is used in a semiconductor chip, when the semiconductor chip is flip-chip-mounted on a wiring substrate, and to provide a manufacturing method thereof.
半導体チップを配線基板にフリップチップ実装する場合、半導体チップ内に低誘電率絶縁膜を使用してもフリップチップ接続時にバンプ電極下の界面で破壊や剥離を発生することのない半導体装置及びその製造方法を提供する。 - 特許庁 - In the insulating film structure formed with, on a substrate 1 of a wideband gap semiconductor material, an insulating film 4 using a silicon dioxide film ≥90% at a composition ratio as a matrix, and mainly formed of nitrogen ≤10% includes a transition region where a silicon composition ratio and a carbon composition ratio rapidly change in the vicinity of an interface between the insulating film 4 and the wideband gap semiconductor material substrate 1.
ワイドバンドギャップ半導体材料の基板１上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜４を形成した絶縁膜構造体であって、絶縁膜４とワイドバンドギャップ半導体材料基板１との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有する。 - 特許庁 - A silicon thermal oxide film 21 formed on a surface of a silicon substrate 11 is thermally nitrided in an atmosphere (for example, an ammonia atmosphere) including nitrogen and hydrogen to form a silicon nitride oxide film 22 at least on a surface of a part of the silicon thermal oxide film 21 by nitriding the silicon thermal oxide film 21, and a dangling bond of an interface between the silicon substrate 11 and the silicon thermal oxide film 21 is terminated by hydrogen.
シリコン基板１１の表面に設けられたシリコン熱酸化膜２１を、窒素および水素を含有する雰囲気中（例えば、アンモニア雰囲気中）で熱窒化することによって、シリコン熱酸化膜２１の少なくとも一部の表面に該シリコン熱酸化膜２１が窒化されてなるシリコン窒化酸化膜２２を形成し、シリコン基板１１とシリコン熱酸化膜２１との界面のダングリングボンドを水素により終端する。 - 特許庁 - The method of manufacturing a semiconductor element, in which an oxide film is formed on a semiconductor substrate including SiC, includes a step of oxide film formation of forming an oxide film including SiO_2 on the semiconductor substrate in a condition where the SiC is not oxidized; and a step of oxynitride film formation for forming an oxynitride film by oxynitriding SiC at an interface between the oxide film and the semiconductor substratre.
ＳｉＣからなる半導体基板上に酸化膜が形成された半導体素子の製造方法において、上記ＳｉＣを酸化させない条件で、ＳｉＯ_２からなる酸化膜を、上記半導体基板上に形成する酸化膜形成工程と、上記酸化膜と上記半導体基板との界面のＳｉＣを酸窒化させることにより、酸窒化膜を形成する酸窒化膜形成工程とを含む製造方法である。 - 特許庁 - To provide a low reflection film negligible in surface glaring by suppressing interference unevenness (irregular color ) caused by involvement of incident light from a surface, particularly reflected light reflected on the interface between a transparent substrate film and a layer adjacent to it, when visual information such as a character and a graphic image used for various displays or the like to be recognized through a transparent substrate film, is observed.
各種ディスプレイ等に使用して透明基板を通して認識する文字や図形画像などの視覚情報を観察する場合に、表面からの入射光が、特に透明基材フィルムとこれに隣接する層との界面で反射される反射光が関与することにより発生する干渉ムラ（色ムラ）を抑制することができると共に面ギラの問題とならない低反射フィルムを提供することである。 - 特許庁 - In this surface acoustic wave element, an electrode 6 serving as an inter-digital transducer is formed on a piezoelectric substrate 1, and the electrode 6 includes the laminate structure of a conductive layer 2 made of metal, and an electronic diffusion suppressing layer 3 constituted of a semiconductor whose potential barrier should be formed on its interface with the conductive layer 2.
本発明に係る弾性表面波素子は、圧電基板１上にインターディジタルトランスデューサとなる電極６が形成されており、該電極６は、金属からなる導電層２と、該導電層２との界面にポテンシャル障壁を形成すべき半導体からなる電子拡散抑制層３の積層構造を有している。 - 特許庁 - To solve distortion problems of a single crystal IC chip and a pixel substrate interface which are issues when a signal line driving circuit like a single crystal IC chip is built in a display device in a passive type EL display device, and to manufacture a high opening rate active type EL display device.
パッシブ型ＥＬ表示装置において、単結晶ＩＣチップ状の信号線駆動回路を表示装置に組み込む場合問題となる、単結晶ＩＣチップと画素基板界面の歪の問題を解決すること、及びアクティブ型ＥＬ表示装置において、開口率の高いものを作製することを課題とする。 - 特許庁 - The antireflection laminate is obtained by stacking at least a silicon oxide layer (1) as a first layer, a titanium nitride layer as a second layer and a silicon oxide layer (2) as a third layer in this order on a transparent substrate and the interface between the silicon oxide layer (1) and the titanium nitride layer is nitrided.
透明性を有する基材上に、少なくとも第１層に酸化シリコン層（１）、第２層に窒化チタン層、第３層に酸化シリコン層（２）をこの順に積層した反射防止効果を有する積層体であって、酸化シリコン層（１）の窒化チタン層との界面が窒化されていることを特徴とする反射防止積層体である。 - 特許庁 - The vicinity of the interface of a first and a second nitride semiconductor layers is constituted such that it may possess p-type conductivity comprising the first p-type nitride semiconductor layer obtained with crystal growth on the substrate, and p-type nitride semiconductor layer 2 consisting of another crystal growth on the first nitride semiconductor layer.
基板上に結晶成長で得られる第１のｐ型窒化物半導体層と、第１の窒化物半導体層上に別の結晶成長からなるｐ型窒化物半導体層２とを有しており、第１と第２の窒化物半導体層の界面近傍がｐ型の導電性を有するようにする。 - 特許庁 - The substrate for a magnetic head includes: a sintered body containing 60 to 70 mass% of alumina and 30-40 mass% of titanium carbide, and the average length in total interface between a titanium carbide crystal particle 77 and an alumina crystal particle 79 at 10 μm angle of arbitration cross-section is 120 μm or more.
アルミナを６０〜７０質量％、炭化チタンを３０〜４０質量％含有する焼結体からなる磁気ヘッド用基板であって、任意断面の１０μｍ角における炭化チタン結晶粒子７７とアルミナ結晶粒子７９との間の全界面平均長さが１２０μｍ以上である。 - 特許庁 - To form a silicon nitride oxidized film as a gate insulating film for preventing boron from punching through, to prevent nitrogen in the silicon nitride oxidized film from being concentrated on the interface of the gate insulating film and a silicon substrate, and to prevent the characteristic defect of a transistor by NBTI in a MIS semiconductor device.
ＭＩＳ型半導体装置において、ボロンの突抜を防止するために、ゲート絶縁膜としてシリコン窒化酸化膜を形成し、かつシリコン窒化酸化膜中の窒素がゲート絶縁膜とシリコン基板との界面に窒素が集中することを防止し、ＮＢＴＩによるトランジスタの特性不良を防止する。 - 特許庁 - Since resonators 10 overlapping in the direction of SAW propagation are physically isolated, a bulk wave (including a reflected wave on a junction interface) which is oscillated by one resonator and is propagated in the piezoelectric substrate 20 is prevented from being inputted to the other resonator 10 to suppress the occurrence of spurious.
ＳＡＷ伝搬方向に重なりを持つ共振子１０間が物理的に分離（アイソレイト）されるため、一方の共振子１０から発振した圧電基板２０内部を伝搬するバルク波（接合界面での反射波を含む）が他方の共振子１０へ入力することを防止でき、スプリアスの発生を抑えることができる。 - 特許庁 - To realize a thin film transistor device having a high mobility by providing a technique for grain enlarging (pseudo-single crystal) a low temperature poly-Si thin film as an element material of the thin film transistor device in a state in which the thin film is aligned in an plane-orientation having an optimum lattice structure considering an interface distortion from a substrate and controlling a crystal position.
薄膜トランジスタ装置の素子材となる低温poly-Si薄膜を、基板との界面歪みを考慮した最適格子構造を持つ面方位に揃えた状態で大粒径化（擬似的な単結晶）し、かつ結晶位置を制御するための技術を提供することで高移動度の薄膜トランジスタ装置を実現することにある。 - 特許庁 - The substrate 1 for a printed wiring board is formed by laminating a plating layer 30 on the surface of the insulative base material 10, wherein metal particles L for suppressing oxidation of the plating layer 30 are dispersed and deposited on an interface between the insulative base material 10 and the plating layer 30.
絶縁性の基材１０の表面にめっき層３０を積層してなるプリント配線板用基板１であって、前記絶縁性の基材１０とめっき層３０との界面にめっき層３０の酸化を抑制する金属粒子Ｌを分散付着させてあることを特徴とするプリント配線板用基板である。 - 特許庁 - The membrane-like formed body of a ceramic powder is obtained by placing a first liquid obtained by dispersing the ceramic powder in a nonpolar solvent on a polar solvent being a second liquid, then sedimenting and filling the ceramic powder on the interface between the first/second liquids, transferring onto a substrate and firing.
セラミックス粉体の膜状形成体は、無極性溶媒にセラミックス粉体を分散させた第１の液体を、第２の液体である極性溶媒上に配置させ、第１／第２液体間で生じる界面上にセラミックス粉体を沈降・充填せしめ、基板上に転写した後、焼成することにより得られる。 - 特許庁 - To avoid depositing solder to the interface of bump electrodes and wiring pads of a flip chip with possibility suppressing the cost up, in a method of mounting the flip chip on a substrate by soldering it via the Au bump electrodes formed by the wire bonding method on the Al wiring pads.
Ａｌ配線パッド上にワイヤボンディング法によりＡｕよりなる突起状電極を形成してなるフリップチップを、該突起状電極を介して半田接合することで基板上に実装する方法において、コストアップを極力抑えつつ、突起状電極と配線パッドとの界面に半田が付着するの防止する。 - 特許庁 - To provide a solid-state imaging device reducing dark current due to an interface state without forming a hole storing layer made of an impurity diffused layer which needs a heating process at high temperature and allowing sensor placement in a shallow part of a semiconductor substrate so as to improve charge transfer efficiency.
高温での熱処理プロセスを必要とする不純物拡散層からなるホール蓄積層を設けることなく界面準位に起因した暗電流を低減することが可能で、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供する。 - 特許庁 - To provide a gate insulated film which has high specific dielectric const., suppresses gate leakage current to be sufficiently low and forming of a silicon oxide film on a Si substrate interface, and is made of a polycrystalline metal oxide film having a small thickness over the whole of the gate insulated film as converted to a Si oxide film.
高い比誘電率を有し、ゲートリーク電流を十分低く抑え、また、シリコン基板界面におけるシリコン酸化膜の形成が抑制されてゲート絶縁膜全体としてのシリコン酸化膜換算膜厚が小さい金属酸化物の多結晶膜からなるゲート絶縁膜及びその製造方法を提供する。 - 特許庁 - To provide a piezoelectric film lamination structure capable of preventing any exfoliation and crack from occurring owing to reduction in strength of a junction interface between a substrate material and a PZT film, upon heat treatment in formation of the PZT film and upon continuous driving as an actuator and having high reliability and excellent piezoelectric characteristics, and to provide its manufacturing method.
ＰＺＴ膜形成時の熱処理時やアクチュエータとしての連続駆動時に、基板材料とＰＺＴ膜との接合界面の強度低下によるハクリやクラックなどが発生しない、高信頼性を有する圧電特性の優れた圧電膜積層構造体およびその製造方法を提供することを課題とする。 - 特許庁 - In the charging member in which an elastic resistance layer having at least conductive properties and a covering resistance layer are stacked sequentially on a conductive substrate, particles with an average particle diameter of 5-200 μm are unevenly distributed near an interface between the elastic resistance layer and the covering resistance layer.
導電性基体上に、少なくとも導電性を有する弾性抵抗層、被覆抵抗層が順次積層された帯電部材において、該弾性抵抗層と該被覆抵抗層との界面近傍に、平均粒径が５μｍ以上、２００μｍ以下の粒子が偏在していることを特徴とする帯電部材。 - 特許庁 - This metal wiring 14 is provided at its end above the pn junction portion so as to coat the pn junction portion (an interface between the p^--type well layer 12c and the n^+-type semiconductor region 12d) exposed to the light incident surface of the semiconductor substrate 12 (p^--type well layer 12c), and exhibits a lattice shape.
この金属配線１４は、その端部が半導体基板１２（Ｐ−型ウエル層１２ｃ）の光入射面に露出するｐｎ接合部分（Ｐ−型ウエル層１２ｃとＮ＋型半導体領域１２ｄとの界面）を覆うように当該ｐｎ接合部分の上方に設けられており、格子形状を呈している。 - 特許庁 - A growth suppression film 104 is formed on an n-GaN layer 103, an InGaN re-grown layer 105 is formed from a part, where the growth suppressing film 104 is not formed, thereby lessening the dislocation propagating from the substrate interface and improving the characteristics of a light-emitting element formed thereon.
ｎ−ＧａＮ層１０３の上に成長抑制膜１０４を形成し、成長抑制膜１０４の形成されていない部分からＩｎＧａＮ再成長層１０５を形成することによって、基板界面から伝搬する転位を減少させ、その上に作成した発光素子の特性を向上させる。 - 特許庁 - For example, in case of a transistor with a top gate structure, the electrical capacitance of the insulating layer is set to 1.5×10^-10F/m^2 or less so as to reduce the effect of an interface state between a substrate and a base insulating layer, thereby providing the semiconductor device in which variation of electric characteristics is small and reliability is high.
例えばトップゲート構造のトランジスタの場合、下地絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とすることにより、基板と下地絶縁層の界面準位の影響を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 - 特許庁 - A thin film of mutated bacteriorhodopsin, in particular, a protein as mutation into neutral amino acids from the 194th or 204th gultamic acid reckoned from the amino termination of bacteriorhodopsin and also the 82th arginine, is fixed to the interface between a conductive electrode substrate and an ion conductive electrolyte, and thus an intended photoelectric transfer element is fabricated.
導電性の電極基板とイオン導電性の電解質との界面に変異させたバクテリオロドプシンの薄膜、特にバクテリオロドプシンのアミノ末端から数えて１９４番目もしくは２０４番目のグルタミン酸を，また８２番目のアルギニンを中性のアミノ酸に変異させたタンパク質を固定して光電変換素子を作製する。 - 特許庁 - To provide a method by which fitness and reversal on the interface between coating film layers are controlled, base hiding properties to a coating film by electrodeposition coating are improved and a multilayer coating film having excellent finished appearance is formed when the top of a substrate is successively coated with an intermediate coating film and a final coating film by a wet-on-wet process.
基材上に、中塗り塗膜及び上塗り塗膜を順次ウエットオンウエットで塗装した場合に、各塗膜層間の界面でのなじみや反転を制御し、電着塗膜に対する下地隠蔽性を向上させて、優れた仕上がり外観を有する積層塗膜を形成する方法を提供する。 - 特許庁 - Then, by heat-treating at least the first SiO_2 film, high-permittivity insulating film, and the second SiO_2 film; a gate insulating film 6 is formed where silicon concentration is high near the interface between the silicon substrate 1 and the gate electrode 7, and the silicon concentration becomes gradually lower toward the center.
そして、少なくとも第１のＳｉＯ_２膜、高誘電率絶縁膜および第２のＳｉＯ_２膜に熱処理を施すことによって、シリコン基板１およびゲート電極７との界面近傍でのシリコン濃度が高く、中心付近に向かうにしたがい漸次シリコン濃度が低くなるゲート絶縁膜６を形成する。 - 特許庁 - This ferrite magnetic layer is composed of 40 to 50 mol% Fe2O3, 15 to 35 mol% ZnO, 0 to 20 mol% Cu, and NiO and inevitable impurities for the rest, and an area having 5 mol% CuO, or lower density is formed in the ferrite magnetic layer nearby the interface contacting the top surface of the Si substrate.
フェライト磁性層の組成がＦｅ_2Ｏ_3：４０〜５０ｍｏｌ％、ＺｎＯ：１５〜３５ｍｏｌ％、ＣｕＯ：０〜２０ｍｏｌ％、Ｂｉ_2Ｏ_3：０〜１０ｍｏｌ％、残部はＮｉＯ及び不可避不純物からなる磁性槽のＳｉ基板表面に接する界面近傍のフェライト磁性層にＣｕＯ濃度が５ｍｏｌ％以下の領域を形成する。 - 特許庁 - The user interface comprises: a substrate mounted, on its surface, with a switch element for changing electric characteristics by deformation, and an electric characteristic detecting element for detecting the change of electric characteristics; a rotator provided to press a part of the switch element when inclined; and a center button provided in an aperture of the rotator.
変形により電気的特性を変化させるスイッチ要素及びその電気的特性の変化を検出する電気的特性検出要素が表面に実装された基板と、傾斜するとスイッチ要素の一部を押圧しうるように設けられる回転体と、該回転体の開孔内に設けられるセンターボタンとを備えることができる。 - 特許庁 - The capacitive element comprises the bottom electrode 6 formed to supply voltage to a transistor formed in a semiconductor substrate 11, the top electrode 10 formed on the opposite side of the semiconductor substrate 11 from the bottom electrode 6, the capacitive insulation film 9 formed between the top electrode 10 and the bottom electrode 6, and an interface reinforcing layer 7a formed to improve the interfacial characteristics of the capacitive insulation film 9.
容量素子は、半導体基板１１に形成されたトランジスタへ電圧を供給するために形成された下部電極６と、下部電極６に対して半導体基板１１の反対側に形成された上部電極１０と、上部電極１０と下部電極６との間に形成された容量絶縁膜９と、容量絶縁膜９の界面特性を改善するために形成された界面強化層７ａとを具備する。 - 特許庁 - A mold for molding integrally a wafer level lens array comprising a substrate and a plurality of lenses arranged on the substrate formed of resin has a pair of die materials for molding and curing the resin by sandwiching the resin and giving energy to the resin where an air discharging hole for discharging air in an interface between a die surface and a resin surface upon molding is formed in at least a die surface contacting with the resin.
基板部と、該基板部に配列された複数のレンズ部からなるウェハレベルレンズアレイを樹脂で一体に成形するための成形型であって、 該成形型は、前記樹脂を挟み込んでエネルギーを付加することにより該樹脂を成形し硬化させる一対の型部材からなり、該一対の型部材の少なくとも一方の型部材の前記樹脂と接する型面に、成形時に前記型面と前記樹脂との界面に存在する空気を外部に排出するエア抜き孔が設けられている。 - 特許庁 - The MSM type semiconductor light receiving element includes a semiconductor substrate, a light absorption layer formed on the semiconductor substrate, a Schottky electrode formed on the light absorption layer, and a light transmission layer formed on the light absorption layer in a region other than that in which the Schottky electrode is formed and made of oxide, a two-dimensional channel being formed on the interface between the light absorption layer and light transmission layer.
本発明に係るＭＳＭ型半導体受光素子は、半導体基板と、前記半導体基板上に形成された光吸収層と、前記光吸収層上に形成されたショットキー電極と、前記光吸収層上において前記ショットキー電極が形成された以外の領域に形成され、酸化物からなる光透過層とを備え、前記光吸収層と前記光透過層との界面に２次元チャネルが形成されることを特長とするものである。 - 特許庁 - To provide a method of producing a light-emitting diode using zinc oxide, by which a gallium nitride nuclei forming layer is formed on a lithium aluminate substrate using a zinc oxide buffer layer like a single-crystal film, defective concentration of the gallium nitride is reduced, excellent lattice matching and crystal interface quality can be obtained and light emission efficiency and finished element function are improved.
単結晶フィルム状である酸化亜鉛バッファ層でアルミン酸リチウム基板上に窒化ガリウム核形成層を生長させることができ、窒化ガリウムの欠陥密度が低減され、また、優れた格子マッチングと結晶界面品質が得られ、発光効率と完成済みの素子機能が向上される酸化亜鉛による発光ダイオードの作製方法を提供する。 - 特許庁 - A particle image processor 1 of this particle image analytical system 100 includes an image processing substrate 1b for generating a partial image containing a particle image extracted from the picked-up whole image, and image information containing positional information of the partial image, and a USB interface 62 for transmitting the partial image and the image information.
この粒子画像分析システム１００の粒子画像処理装置１は、撮像された全体画像から抽出した粒子画像を含む部分画像と、部分画像の位置情報を含む画像情報とを生成する画像処理基板１ｂと、部分画像と画像情報とを画像データ分析装置２に送信するためのＵＳＢインタフェース６２とを含む。 - 特許庁 - To provide a measuring means capable of evaluating sealing performance not only to a thickness direction but also to moisture penetrating from an interface between a sealing layer and a substrate, relative to measurement of moisture permeability of a thin film-shaped sealing layer aiming at moisture-proof performance which cannot exist independently by itself, and to a moisture-proof sealing layer of an electronic element requiring moisture-proof sealing.
単独で自立して存在するのが不可能な防湿目的の薄膜状封止膜の水分透過率の計測や、防湿封止が必要な電子素子の防湿封止層に関して、厚さ方向のみではなく、封止層と基板との界面から浸入する水分に対しても封止性能の評価を可能にする計測手段を提供する。 - 特許庁 - In the semiconductor device 100, a sulfide of 30×10^10 to 2,000×10^10 pcs./cm^2 in terms of S conversion and an oxide of 2 to 20 at% in terms of O conversion exist in a surface layer 12, thereby preventing C from piling up in an interface between an epitaxial layer 22 and the group III nitride semiconductor substrate 10.
半導体デバイス１００では、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。 - 特許庁 - To provide a composition for resist removal, having high removing rate for all resists used in the manufacture of semiconductors and liquid crystal substrates, large solubility with ozone, and high permeability into the interface between a substrate and a resist, and being capable of stripping not only a normal resist but a thermally set resist near the normal temperature.
半導体や液晶基板を製造する際に用いられるすべてのレジストに対する除去速度が高く、オゾンの溶解度が大きく、基板とレジストとの間の界面への浸透性が高くて、通常のレジストだけでなく熱硬化したレジストに対しても常温付近でレジストを剥離することのできるレジスト除去用組成物を提供する。 - 特許庁 - To provide an electrical apparatus where a plurality of LSIs of different operating voltages are disposed on a substrate and are connected, as required, with the finely processed LSIs of a low voltage having the internal voltage and interface voltage being set to the same voltage level and consisting of the plurality of LSIs of different working voltages.
基板上に動作電圧の異なる複数個のＬＳＩを配置し、これらＬＳＩ間に所要の配線接続を行う電気装置において、微細加工化プロセスを用いた低電圧のＬＳＩに関しては内部電圧及びインターフェース電圧を同じ電圧レベルとし、使用電圧の異なる複数のＬＳＩを用いて構成する電気装置を提供すること。 - 特許庁 - The fabrication method for the packaging substrate includes: mutually stacking two metal layers; encapsulating the two metal layers with dielectric layers; forming built-up structures on both sides of the dielectric layers, respectively; and lastly separating the built-up structures along the interface between the two metal layers so as to form two packaging substrates.
本発明に係るパッケージ基板の製造方法は、先ず、二つの金属層を相互にラミネートし、誘電体層で二つの金属層を覆い、次に、誘電体層の両側にビルドアップ構造をそれぞれ形成し、最後に二つの金属層の界面に沿って両側のビルドアップ構造を分離させることにより、二つのパッケージ基板を形成する。 - 特許庁 - When resticking a floor material in the adhesion method for a floor structure where the floor material is stuck on a substrate material by an adhesive, the old floor material is peeled in the boundary surface between the rear cushion of an old floor material and an old adhesive for fixing the old floor material (interface breakage), after which a new adhesive is applied on the remaining adhesive layer, and the new floor material is stuck.
下地材に接着剤によって床材を貼り付ける床構造体の接着工法において、床材を貼り直す作業をする際に、床材の裏面クッションと、床材を固定する接着剤との界面で、床材を剥離（界面破壊）させた後、残存する接着剤層の上に、新たな接着剤を塗布し、新しい床材を貼り付ける。 - 特許庁 - To provide a resist material such as a chemically amplified resist material for providing an excellent pattern profile even at a substrate interface, in addition to a higher resolution in photolithography for micro-fabrication, and particularly in photolithography adopting, as an exposure source, KrF laser, ArF laser, F_2 laser, ultra-short ultraviolet light, electron beam, X-rays, or the like; and a pattern forming method utilizing the resist material.
微細加工のためのフォトリソグラフィー、特にＫｒＦレーザー、ＡｒＦレーザー、Ｆ_２レーザー、極短紫外線、電子線、Ｘ線などを露光源として用いたリソグラフィーにおいて、高解像性と共に、基板界面においても良好なパターン形状を与える化学増幅レジスト材料等のレジスト材料、及びこれを用いたパターン形成方法を提供する。 - 特許庁 - This prober interface device for the semiconductor testing device comprises split GNDs split in DUTs or in preset DUT groups and provided for GND layers on a multi-layered substrate having a prove needle, where a plurality of devices to be tested are tested.
プローブ針を備える多層基板により、複数個の被試験デバイスを試験する半導体試験装置のプローバインタフェース装置において、多層基板上のＧＮＤ層に対して各ＤＵＴ毎に分割した分割ＧＮＤ、若しくは所定のＤＵＴグループ単位毎に分割した分割ＧＮＤ、を備える半導体試験装置のプローバインタフェース装置。 - 特許庁 - The flat panel display comprises a plurality of connection terminals installed on an array substrate, at least two integrated circuit chips connected to the connection terminals respectively by conductive anisotropic films and at least one interface layer installed in the region between the at least two integrated circuit chips.
フラットディスプレイパネルであって、アレイ基板上に設置される複数の連接端子と、それぞれ異方性導電膜により前記連接端子と連接される少なくとも二つの集積回路チップと、前記の少なくとも二つの集積回路チップの間の領域に設置される少なくとも一つの界面層と、からなるフラットディスプレイパネル及びその組み立て方法を採用する。 - 特許庁 - The method of manufacturing a thermal interface material includes a first step of growing an array of carbon nanotubes on a substrate, a second step of depositing at least one metal on one surface of the array of carbon nanotubes, and a third step of heating the array of carbon nanotubes and the at least one metal to melt the metal.
本発明の熱界面材料の製造方法は、基板にカーボンナノチューブアレイを成長させる第一ステップと、前記カーボンナノチューブアレイの一つの表面に少なくとも一種の金属を堆積させる第二ステップと、前記カーボンナノチューブアレイ及び前記少なくとも一種の金属を加熱させて、前記金属を溶かす第三ステップと、を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
