「substrate interface」を含む例文一覧(1149)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 22 23 次へ＞- In the organic TFT comprising a gate electrode 2, a gate insulating layer 3, an organic semiconductor layer 5, a source electrode 6, and a drain electrode 7 on a substrate 1, the organic TFT including a fluorine-based polymer layer 4 is prepared at the interface between the gate electrode 3 and the organic semiconductor layer 5.
基板上１にゲート電極２、ゲート絶縁層３、有機半導体層５、ソース電極６及びドレイン電極７を含む有機薄膜トランジスタにおいて、ゲート絶縁層３と有機半導体層５との界面にフッ素系高分子層４を含む有機薄膜トランジスタを提供する。 - 特許庁 - By such a configuration, even though a peeling occurs in the interface between the first relaxation resin 18a and a sealing resin 17, the occurred peeling can be prevented from so propagating through the first relaxation resin 18a on the surface of the ceramic substrate 11 as to cause cracks and disconnections in wires 16a, 17a.
このような構成により、緩和樹脂１８ａと封止樹脂１７との界面に剥離が発生したとしても、第１の緩和樹脂１８ａにより、発生した剥離がセラミック基板１１の表面を伝わり、ワイヤ１６ａ、１６ｂに亀裂や断線が発生することを防止することができる。 - 特許庁 - The method for manufacturing a transistor gate structure is disclosed, roughness of a high dielectric constant dielectric layer is decreased by forming a nucleation acceleration layer (120) on a substrate (104) or an arbitrary intentional interface layer, and a high dielectric constant dielectric (130) is formed on the nucleation acceleration layer (120).
トランジスタゲート構造を製造する方法が開示され、高誘電率誘電体層の粗さが、核形成促進層（１２０）を基板（１０４）又は任意の意図的な界面層の上に形成することによって低減され、高誘電率誘電体（１３０）が核形成促進層（１２０）の上に形成される。 - 特許庁 - The laminate manufacturing method includes the process (1) of forming the insulating resin layer on the insulating substrate, the process (2) of forming the metal membrane on the insulating resin layer and the process (3) of forming the metal oxide to the interface of the metal membrane and the insulating resin layer.
及び、絶縁基板上に、絶縁性樹脂層を形成する工程（１）と、前記絶縁性樹脂層の上に金属薄膜を形成する工程（２）と、前記金属薄膜と前記絶縁性樹脂層との界面に金属酸化物を形成する工程（３）とを含む積層体の製造方法。 - 特許庁 - In the visible light interception infrared ray transmitting filter, first and second films made of different film forming materials are alternately laminated on a half or both surfaces of a light transmissive substrate, wherein a chemical composition on the interface between the first and second films continuously is changed.
透光性基板の片面又は両面に異なる成膜材料からなる第１及び第２の膜が交互に積層された可視光遮断赤外線透過フィルターにおいて、第１及び第２の膜の界面における化学組成の変化が連続的となる構成とした。 - 特許庁 - To provide a nitride semiconductor light-emitting device and a method of manufacturing the same whereby light-emitting efficiency can be improved by forming patterns with variable optical gradients on the upper and lower surfaces of a substrate receiving light, and reducing total reflection characteristics on an interface in a flip-chip bonding structure.
本発明は、フリップチップボンディング構造において、光が放出される基板の上下面に夫々光傾度を変えられるパターンを形成し界面での全反射特性を減少させることにより発光効率を改善した窒化物半導体発光素子及びその製造方法に関するものである。 - 特許庁 - The metal film is formed on the silicon substrate 1, a stress control film is formed on the metal film for adjusting the stress exerted on the interface between the metal film and the base and then the metal film on the insulation film 4 is peeled with the metal film left on the base pattern 3.
シリコン基板１の上に、金属膜を成膜し、その金属膜の上に、金属膜と下地との界面にかかる応力を調整するための応力調整膜を形成し、その後に、下地用パターン３の上の金属膜を残し絶縁膜４の上の金属膜を剥離する。 - 特許庁 - This resist material contains a fluorine-based surfactant which decreases the contact angle of the interface with water on an alkali developer on the resist material surface applied on a substrate with an increase of the added amt. of the surfactant.
本発明のレジスト材料は、膜厚均一性が良好で、しかも塗布欠陥がなく、アルカリ現像液との塗れ性に優れていて、更には溶液でのパーティクルが増加せず、保存安定性が良好であって、しかも高エネルギー線に感応し、感度、解像性、再現性にも優れている。 - 特許庁 - An upward flow is generated from near the high-temperature part 10b along the growing surface 5a (or 5b) of the seed crystal substrate as is shown by arrow 6, then it flows near the gas/liquid interface toward the outside of the growing vessel, then a downward flow is generated along the inner wall of the growing vessel as shown by arrow 8.
高温部１０ｂ付近から矢印６のように種結晶基板の育成面５ａ（あるいは５ｂ）に添って上昇流が生じ、次いで気液界面の近くでは育成容器の外側へと向かって流れ、次いで矢印８のように育成容器の内壁面に添って下降流が生じる。 - 特許庁 - The charge storage region is provided so as to contact the interface between the substrate and the insulator film (21), and includes a first conductive type (P-type) region (17) formed of a first conductive type (P-type) semiconductor and second conductive type (N-type) regions (11 and 12) provided under the first conductive type (P-type) region.
そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型（Ｐ型）領域（１７）と、その下に設けられ第２導電型（Ｎ型）領域（１１、１２）とを含むものである。 - 特許庁 - A substrate processing apparatus 500 comprises an indexer block 9, a processing block 10 for an antireflection film, a processing block 11 for a resist film, a development processing block 12, a processing block 13 for a resist cover film, a resist cover film removal block 14, a cleaning/drying processing block 15, and an interface block 16.
基板処理装置５００は、インデクサブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、現像処理ブロック１２、レジストカバー膜用処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を備える。 - 特許庁 - By fine unevenness on the surface of the substrate 1 formed by the nano particle arrangement layer 5, fine unevenness can be formed on each surface of the first electrode 2, the luminous layer 3, and the second electrode 4, and a fine concavo-convex structure is formed in the interface of each layers to alleviate total reflection.
ナノ粒子配列層５によって形成される基板１の表面の微細な凹凸によって、第一電極２、発光層３、第二電極４の各表面に微細な凹凸を形成することができ、各層の界面に微細な凹凸構造を形成して全反射を緩和することができる。 - 特許庁 - There is provided the method for manufacturing a coated film which comprises a cured product of a thermosetting resin composition or ultraviolet curing resin composition on at least one surface of a transparent resin film substrate and has a transparent coating layer functioning as a hard coating layer, and for not generating color unevenness caused by the interface.
透明な樹脂フィルム基体の少なくとも片面に、熱硬化型樹脂組成物又は紫外線硬化型樹脂組成物の硬化物からなり、ハードコート層として機能する透明な塗工層を有する干渉による色むらが発生しない塗工フィルムの製造方法。 - 特許庁 - To provide a sputtering device and a thin film forming method, wherein a multilayer film having a clean interface can be formed at a substrate temperature optimal for each film quality, and a predetermined surface treatment can be continuously carried out on a deposited film surface.
本発明は、清浄な界面を有する多層膜をぞれぞれの膜質に最適な基板温度で形成することができ、また、堆積した膜表面に所定の表面処理を連続的に施すことができるスパッタリング装置及び薄膜形成方法を提供することを目的とする。 - 特許庁 - In this semiconductor light emitting element, a protruded undoped AlN layer (1604) is formed on an AlN substrate (1602), a light emitting layer (1608) is formed on the undoped AlN layer, and an interface between the light emitting layer and layers in contact with it (1606, 1610) has a plurality of plane orientations.
本発明に係る半導体発光素子は、ＡｌＮ基板（１６０２）上に凸状のアンドープＡｌＮ層（１６０４）が形成され、前記アンドープＡｌＮ層の上に発光層（１６０８）が形成されて、前記発光層とそれに接する層（１６０６，１６１０）の界面が複数の面方位を有する。 - 特許庁 - By the formation of the fine projections, the reflection of light, occurring on the surface of the semiconductor substrate or the film interface where the refractive index in the inside differs, can be reduced drastically, thus obtaining a solid-state image pickup device, having small loss in the quantity of incident light and the superior sensitivity characteristics.
微細突起の形成により、パッシベーション膜、半導体基板表面もしくは内部の屈折率が異なる膜界面で起きる光の反射を極めて小さくできるため入射光量の損失が小さく感度特性に優れた固体撮像装置が得られる。 - 特許庁 - A part or all of light propagating from left to right on the figure in the optical waveguide 12 is reflected by a filter 14, is transmitted from the interface of the optical waveguide substrate 10 to the sealing material 18, is totally reflected by the reflection surface 16 and, thereafter, is made incident to the photodetector 17.
光導波路１２中を図の左から右方向に進行する光の一部あるいは全部は、フィルタ１２によって反射し、光導波路基板１０の界面から封止剤１８へと透過し、反射面１６で全反射した後、受光素子１７に入射する。 - 特許庁 - Hereupon, the number of silicon crystals having crystal defects near the surface of the silicon layer is made smaller than 8E14 in the silicon-ion injecting process, and the injecting quantity of silicon ions per unit volume which are injected into the vicinity of the interface between the sapphire substrate and the silicon layer is made not less than 3.0E19 ions/cm^3.
そして、前記シリコンイオン注入工程において、前記シリコン層の表面付近の結晶欠陥を有するシリコンの数を8E14未満とし；前記サファイア基板と前記シリコン層との界面付近における前記シリコンイオンの単位容積当たりの注入量を3.0E19 ions/cm3 以上とする。 - 特許庁 - In this method for forming a BeTe/CdS hetero interface where a ZnSe layer is interposed between a BeTe layer and a CdS layer and a quantum well where the CdS layer is interposed between the BeTe layers, the ZnSe layer is interposed between the BeTe layer and the CdS layer, and an electronic supply substrate is doped to the CdS layer so that the quantum well can be configured.
BeTe層とCdS層の間に、ＺｎＳe層を介在させるBeTe/CdSヘテロ界面の形成方法、及びCdS層をBeTe層ではさむ構造の量子井戸であって、BeTe層とCdS層の間に、ＺｎＳe層を介在させ、かつCdS層に電子供給物質をドーピングしてなる量子井戸。 - 特許庁 - To obtain a coating composition capable of effectively preventing the repellence of the coating film therefrom through raising the wettability for a substrate, and when used as a primer, capable of raising the bond strength at the interface between the primer coating film and an adhesive layer bonded thereonto.
基材に対するぬれ性を高めて塗膜のはじきを効果的に防止できるコーティング組成物であって、プライマーとして用いた場合に、プライマー塗膜と、その上に接着された接着剤の層との間の界面の接着強度を高めることができる組成物を提供する。 - 特許庁 - The diagnosing substrate 330 has an interface 370 on the side of the cassette electrically connected to the nucleic acid detector, a flow channel 380 for receiving a diagnosing reagent to hold it, an element 340 for diagnosing the nucleic acid detector, a counter electrode 350 and a reference electrode 360.
診断用基板３３０は、核酸検出装置と電気的に接続されるカセット側インターフェース３７０と、診断用試薬を受容し保持するための流路３８０と、核酸検出装置を診断するための素子３４０と、対極３５０と、参照極３６０とを有している。 - 特許庁 - To provide a lightly removable self-adhesive film excellent in transparency, adhesion between an adhesive layer and a substrate film layer, an air-removing property from interface when attaching to an adherend and stability of adhesive force to the adherend with time.
再剥離性自己粘着性フィルムにおいて、透明性、粘着剤層と基材フィルム層との密着性、被着体への貼付時の界面からのエアー抜け性および被着体に対する粘着力の経時安定性が優れ、再剥離が軽快な自己粘着性フィルムを提供する。 - 特許庁 - The multilayer ceramic substrate 4 including the glass ceramic 5 and the external electrode 2 formed at least on one of principal planes of the glass ceramic 5 is characterized in that resin 7 is filled in at least part of an interface between the electrode 2 and the ceramic 5.
ガラスセラミックス５と、少なくとも前記ガラスセラミックス５の一方の主面表面上に形成された外部電極２とを備える多層セラミック基板４において、少なくとも前記外部電極２とガラスセラミックス５の界面の一部に樹脂７が充填されていることを特徴とする。 - 特許庁 - To provide a method for manufacturing a mesa type semiconductor device, solving the problem wherein cracks are easily formed from an interface between a semiconductor substrate and a passivation film, at a higher level than in a conventional method, the method for manufacturing a highly reliable mesa type semiconductor device.
半導体基体とパッシベーション層との界面からクラックが入り易いという問題を従来よりも高いレベルで解決することが可能で、かつ、高信頼性のメサ型半導体装置を製造することが可能なメサ型半導体装置の製造方法を提供する。 - 特許庁 - To provide a method of manufacturing a semiconductor device whereby no damage is caused to an Si substrate, controllability of high melting point metallic silicide (Ti silicide)/Si interface is improved, junction leakage is reduced, thin junction is formed, and thermal stability of a silicide film is improved.
Ｓｉ基板にダメージを与えることがなくなり、高融点金属シリサイド（Ｔｉシリサイド）／Ｓｉ界面の制御性をよくし、接合リークを低減し、浅い接合形成を可能にし、シリサイド膜の熱的安定性を向上させ得る半導体装置の製造方法を提供する。 - 特許庁 - When the impurity concentration only on the channel interface is reduced and the concentration in the rear of the substrate 11 is raised, unevenness of current flowing through a conduction channel is relaxed while sustaining the threshold voltage Vth at a predetermined level, and variation in threshold ΔVth due to trap can be controlled.
チャネル界面の不純物濃度のみ低下させ、基板１１の奥の濃度を上昇させることで、しきい値電圧Ｖｔｈを所定の電圧に保ちながら、導電チャネルを流れる電流の不均一性を緩和してトラップによるしきい値変動ΔＶｔｈを抑制することができる。 - 特許庁 - The substrate processing apparatus 500 comprises: an indexer block 9; a processing block 10 for an antireflection film; a processing block 11 for a resist film; a development processing block 12; a processing block 13 for a resist cover film; a resist cover film removing block 14; a cleaning/drying processing block 15; and an interface block 16.
基板処理装置５００は、インデクサブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、現像処理ブロック１２、レジストカバー膜用処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を備える。 - 特許庁 - To provide a positive-type resist composition which is usable for forming patterns by using a high-energy ray having a wave length of 300 nm or shorter or an electron beam and can solve a problem of the occurrence of pattern exfoliation or pattern falling-down due to the penetration of a developing solution into an interface between the resist film and a substrate.
３００ｎｍ以下の波長の高エネルギー線又は電子線を用いてパターンを形成する際に使用できるレジスト組成物であって、レジスト膜と基板との界面に現像液が入り込み、パターンはがれやパターン倒れが生じるという問題を解決する。 - 特許庁 - A gate insulating film 6 and a gate electrode 8 are laminated on a semiconductor channel forming region 1a provided onto the surface of a substrate, and a charge storage means (a carrier trap in a nitride film 12 and near to an interface with a top insulating film) which is dispersed in a two-dimensional manner in the gate insulating film 6 is provided.
基板表面に設けられた半導体のチャネル形成領域１ａ上にゲート絶縁膜６とゲート電極８が積層され、ゲート絶縁膜６内に平面的に離散化された電荷蓄積手段（窒化膜１２膜中、およびトップ絶縁膜との界面付近のキャリアトラップ）を有する。 - 特許庁 - Resistance for low intensity structure failure of the interface 64 betweenmetal and ceramic under an input/ output pad 54 is increased by controlling the surface metallizing of a green sheet 50 during the process, and thereby a tensile strength of a pin of an input/output pad 54 on the multiplayer ceramic substrate can be increased.
処理中にグリーン・シートの表面メタラジを制御して、入出力パッド下の、金属とセラミックの境界面の、低強度の構造的故障に対する耐性を増大させ、多層セラミック基板上の入出力パッドのピンの引っ張り強さを増大させることができる。 - 特許庁 - Foundation films 2 and 3 and a conductive film 4 are formed in this order on a glass substrate 1, a chloride fine particle 5 is mixed into the foundation film or onto the interface between the foundation and conductive films, and a projection 9 is formed at the upper section of the chloride fine particles on the surface of the conductive film.
ガラス板１上に下地膜２，３と導電膜４とをこの順に形成し、下地膜内または下地膜と前記導電膜との界面に、塩化物微粒子５を混入させ、導電膜の表面において、塩化物微粒子の上方に凸部９を形成する。 - 特許庁 - The substrate processor 500 comprises an indexer block 8, end-face cleaning processing block 9, anti-reflection film processing block 10, resist film processing block 11, developing processing block 12, resist cover film processing block 13, resist cover film removing block 14, cleaning/drying processing block 15, and interface block 16.
基板処理装置５００は、インデクサブロック８、端面洗浄処理ブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、現像処理ブロック１２、レジストカバー膜用処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を備える。 - 特許庁 - To provide a semiconductor device which is improved in connection reliability when mounted on a mounting substrate by suppressing growth of a brittle inter-metal compound formed on an interface between a bump and a conductive layer to prevent development of cracking and peeling at a periphery of the bump and, therefore, disconnection and shorting of a circuit.
バンプと導電層との界面に形成される脆い金属間化合物の成長を抑制することにより、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性が向上した半導体装置を提供する。 - 特許庁 - To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.
段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁 - The semiconductor device comprises a metal-insulation film-semiconductor (MIS) structure having a heavy hydrogen concentration equal to or more than 1×10^19 cm^-3 in the neighborhood of an interface between a semiconductor substrate and films or layers formed in the semiconductor device such as a gate insulation film, an interlayer insulation layer, and a protective insulation film.
半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置とする。 - 特許庁 - In the epitaxial wafer for semiconductor devices wherein a collector layer (3) consisting of at least a group III-V compound semiconductor, a base layer (4), and an emitter layer (5) are laminated and formed on a substrate (1), C density distribution in the base layer (4) is low near an interface between the emitter layer (5) and it.
基板(1)上に、少なくともIII−Ｖ族化合物半導体からなるコレクタ層(3)、ベース層(4)及びエミッタ層(5)が積層形成された半導体装置用エピタキシャルウェハにおいて、ベース層(4)中のＣ濃度分布が、エミッタ層(5)との界面近傍において低濃度になっている。 - 特許庁 - To provide a manufacturing method of a heat conduction substrate that makes possible easy repairing and additional packaging of specific parts, by making a difference for each area in terms of degree of adhesion of a joining interface between a lead frame and a heat conduction sheet object, thus materializing an arbitrary heat resistance distribution.
リードフレームと熱伝導シート状物との接合界面の密着度に関して領域ごとに差を設けたことにより、任意の熱抵抗分布を実現して特定部品のリペアや追加実装も容易に可能とする熱伝導回路基板の製造方法を提供する。 - 特許庁 - This pen tablet type interface is provided with a pen 10, a board 20, an ultrasonic excitation means for exciting ultrasonic vibration on the board 20, a rubber film 11 layered onto the pen 10, and an aluminum film 12, and the aluminum film 12 contacts with the substrate 20 to be moved, when moving the pen on the board.
ペン１０と、基板２０と、基板２０に超音波振動を励起する超音波励起手段と、ペン１０に積層されたゴム膜１１及びアルミニウムフィルム１２とを具備し、ペン１０を基板上で移動するとき、アルミニウムフィルム１２が基板２０に接触して移動する。 - 特許庁 - Since there is no connection portion between the end surface of the via conductor 4 with a comparatively weak connecting strength and the external wiring 7a in the interface between the ceramic wiring substrate 1 and the lowest layer of the insulating resin layer 2, whose thermal stress tends to increase, the possibility of wire fracture is reduced.
熱応力が大きくなるセラミック配線基板１と最下層の絶縁樹脂層２との界面に、比較的接続強度の弱いビア導体４の端面と外部配線７ａとの接続部を有さないので、配線が破断してしまう可能性が低減された高信頼性の配線基板となる。 - 特許庁 - To suppress the formation of an island shaped oxide in laminating interface in a method of manufacturing a laminated wafer formed by directly laminating a wafer for an active layer and a wafer for a supporting substrate without interposing an insulating film and thinning the wafer for an active layer.
本発明の目的は、活性層用ウェーハと支持基板用ウェーハを、絶縁膜を介さずに直接貼り合わせ、活性層用ウェーハを薄膜化することにより形成される貼り合わせウェーハの製造方法において、貼り合わせ界面における島状の酸化物の形成を抑制することにある。 - 特許庁 - With such a manufacturing method, the semiconductor device in which the PN junction 17 generated in an interface between the substrate 1 and the diffused layer 6 is separated from the first electrode 15 by the second N-type semiconductor layer 7 while reducing the sectional area of the PN junction, is obtained.
このような製造方法によって、ＰＮ接合部１７の断面積を小さくしながら、Ｐ型半導体基板１と第１Ｎ型半導体拡散層６との境界に生ずるＰＮ接合部１７と第１電極１５とを第２Ｎ型半導体層７によって分離した半導体装置を得る。 - 特許庁 - Furthermore, an pressing layer 162 is provided on the peripheral layer, on the surface opposite to the release direction of the solid electrolyte element, no only to suppress deformation of the peripheral part through thermal expansion but also to reduce the tensile force acting on the interface of a substrate and the solid electrolyte element to prevent generation of cracks.
更に、固体電解質体の剥離方向とは反対面の周辺層上に抑圧層１６２を備えることにより、周辺部の熱膨張による変形を抑圧でき、基体と固体電解質体の界面に働く引っ張り力を低減してクラックの発生を防止できる。 - 特許庁 - To provide an electronic part built-in type multi-layer substrate having such highly reliable connection structure that cracks originated from a contact point of an edge of a transition layer and a passivation layer as a start point are not caused, also processing liquid does not enter an interface of a die pad and a resin layer through a wall surface of a bump.
トランジション層のエッジとパッシベーション層との接点を起点にした亀裂を生じず、しかも、処理液がバンプの壁面を通じてダイパットと樹脂層の界面に侵入しない信頼性の高い接続構造を有する電子部品内蔵型多層基板を提供する。 - 特許庁 - High-frequency transmission characteristics are used to perform quantitative, noncontact, and nondestructive evaluation of the generation and growth of thermo-growth oxides (for example, formed in an interface between a Thermal Barrier Coating (TBC) and a bond coating) which occur in the thermo barrier coating of a heat-resistant material having the thermo barrier coating applied onto a metal substrate.
金属基材上に施された熱遮へいコーティングを有する耐熱性材料の当該コーティングに生成する熱成長酸化物（例えば、遮熱コーティング(TBC)/ボンドコート界面に形成される）の生成・成長を高周波伝送特性を使用して定量的に非接触・非破壊評価する。 - 特許庁 - A seal projection of an injection hole remaining in an extended portion 14 is cut, so that a portion with weak adhesion strength on the interface between a sealing material 18 and a substrate seal material remains within substrates 15, 13, while the sealing material 18 can be made to firmly adhere to the surfaces of the substrates 15, 13 outside the injection hole.
延出部１４に残っていた注入孔のシール突起部を削ったことにより、封孔材１８とシール材界面の密着力の弱い部分が基板１５，１３内に留まり、注入孔の外側では封孔材１８が基板１５，１３表面と強く密着できた。 - 特許庁 - In this way, particularly in a MOS transistor, it is possible to increase the quality of the interface between the dielectric region and the semiconductor substrate, obtain the dielectric region impermeable to the impurity atom from the gate region, and obtain the thickness substantially equal to that of the stacked dielectric film.
このように特にMOSトランジスタにおいては、誘電体領域と半導体基盤との界面が高品質化され、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域が得られ、堆積される誘電体膜に実質等しい厚さが得られる。 - 特許庁 - The substrate-treating device 500 comprises an indexer block 9, a treatment block 10 for antireflection films, a treatment block 11 for resist films, a development processing block 12, a treatment block 13 for resist cover films, a resist cover film removal block 14, a cleaning/drying treatment block 15, and an interface block 16.
基板処理装置５００は、インデクサブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、現像処理ブロック１２、レジストカバー膜用処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を備える。 - 特許庁 - The substrate-treating device 500 includes an indexer block 9; a treatment block 10 for reflection prevention films; a treatment block 11 for resist films; a development treatment block 12; a treatment block 13 for resist cover films; a resist cover film removal block 14; a cleaning/drying treatment block 15; and an interface block 16.
基板処理装置５００は、インデクサブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、現像処理ブロック１２、レジストカバー膜用処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を含む。 - 特許庁 - By mounting electronic components 3 near the corners 6 of a semiconductor element 2, a resin 5 put between a substrate 12 and the semiconductor element 2 is caused to creep up on a clearance 14 between the semiconductor element 2 and the electronic components 3 to coat the interface 2e with the resin 5.
電子部品３を半導体素子２の角部６近傍に装着することによって、基板１２と半導体素子２との間に充填した樹脂５を半導体素子２と電子部品３との間の隙間１４へ這い上がらせ、界面２ｅを樹脂５で覆うようにするものである。 - 特許庁 - The substrate processing apparatus 500 includes an indexer block 9, a processing block 10 for reflection prevention films, a processing block 11 for resist films, a processing block 12 for resist cover films, a developing block 13, a resist cover film removal block 14, a cleaning/drying block 15, and an interface block 16.
基板処理装置５００は、インデクサブロック９、反射防止膜用処理ブロック１０、レジスト膜用処理ブロック１１、レジストカバー膜用処理ブロック１２、現像処理ブロック１３、レジストカバー膜除去ブロック１４、洗浄／乾燥処理ブロック１５およびインターフェースブロック１６を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
