集積回路は、バルクシリコン層及びバルクシリコン層の上に製造された相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを有するバルク技術集積回路（バルクＩＣ）を備えている。例文帳に追加

An integrated circuit includes a bulk technology integrated circuit (bulk IC) having a bulk silicon layer and complementary MOSFET (CMOS) transistors fabricated thereon. - 特許庁

高耐圧相補型ＭＩＳＦＥＴと低耐圧相補型ＭＩＳＦＥＴを同一半導体基板上に形成する半導体集積回路装置のデュアルゲート化を実現する。例文帳に追加

To make the dual gate of a semiconductor integrated circuit device wherein a high withstand voltage complementary MISFET and a low withstand voltage complementary MISFET are formed on the same semiconductor substrate. - 特許庁

Ｐ＋型のゲート電極を備える、表面チャネル型Ｐ型ＭＯＳＦＥＴ１０１と埋め込みチャネル型Ｎ型ＭＯＳＦＥＴ１００で相補型ＭＯＳを構成し、半導体集積回路装置を構成する。例文帳に追加

The semiconductor integrated circuit device is composed of CMOS comprising a surface channel P-type MOSFET 101 and an embedded channel N-type MOSFET 100 provided with P+type gate electrode. - 特許庁

所定の外部インタフェース回路のインタフェース端子にその動作電源電圧よりもレベルの高い電圧が印加されても不所望な電流が流れ込むことを抑制可能な相補型ＭＯＳ集積回路を提供する。例文帳に追加

To provide a complementary MOS IC which can suppress the inflow of unwanted current even if a voltage having a higher level than the operating supply voltage of a predetermined external interface circuit is applied to an interface terminal of the external interface circuit. - 特許庁

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit device and a production method therefor for improving the voltage resistance of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor. - 特許庁

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置の製造方法を提供する。例文帳に追加

To provide a production method for semiconductor integrated circuit device for improving the breakdown voltage of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor. - 特許庁

半導体集積回路装置における、相補型ＭＯＳを横型Ｐ型ＭＯＳＦＥＴ３６とＮ型ＭＯＳＦＥＴ３７で構成し、出力ドライバーを、トレンチ構造のＰ型縦型ＭＯＳＦＥＴ３８で構成し、それぞれのＭＯＳＦＥＴのゲート電極の導電型をＰ型とした。例文帳に追加

A complementary MOS of the semiconductor integrated circuit device is composed of a horizontal P-type MOSFET 36 and an N-type MOSFET 37, and the output driver is composed of a P-type vertical MOSFET 38 in a trench structure, and the conductivity types of the gate electrodes of the respective MOSFETs are set as a P-type. - 特許庁

この構成により、大口径半導体基板での高温かつ長時間の熱処理でより顕著となる、半導体基板の反りやスリップを生じさせることなく、相補型の高耐圧ＭＩＳＦＥＴを有する半導体集積回路装置を提供することが可能となる。例文帳に追加

Because of this configuration, a semiconductor integrated circuit apparatus having the complementary high breakdown voltage MISFET can be provided without causing warpages and slips of the semiconductor substrate which become more remarkable by the high-temperature and long-time heat treatment in the large diameter semiconductor substrate. - 特許庁

本発明のＴＴＬストロボ調光装置では、制御部６が、共通の半導体基板上に形成された相補型ＭＯＳ集積回路の製造プロセスに起因する寄生バイポーラトランジスタ７を含む対数圧縮部４と、サブスレッショルド領域で作動するＭＯＳトランジスタ８を含む指数伸長部５の少なくともいずれか一方を含むことを特徴とする。例文帳に追加

In this TTL strobe light control device, a control part 6 includes at least either a logarithm compression part 4 including a parasitic bipolar transistor 7 due to the production process of a complementary MOS integrated circuit formed on a common semiconductor substrate or an index extension part 5 including an MOS transistor 8 actuated in a sub threshold area. - 特許庁