きかいめいれいの英語

保持した命令列の命令実行が繰り返される間は当該命令列の命令を命令バッファから命令デコーダに供給し、当該命令列の命令実行から抜けるとき当該命令列の保持を解除する。例文帳に追加

While the instruction execution of the stored instruction string is repeated, the instruction of the instruction string is supplied from the instruction buffer to the instruction decoder, and when the instruction execution of the instruction string is stopped, the storage of the instruction column is released. - 特許庁

命令解析部１０８は命令を解析し、該命令に対応する指示を提供する。例文帳に追加

The instruction analysis part 108 analyzes the instruction and provides an indication corresponding to the instruction. - 特許庁

命令キャッシュ６は要求命令を命令解析部３及び実行ユニット７に送る。例文帳に追加

The instruction cache 6 sends the request instruction to an instruction analysis part 3 and an execution unit 7. - 特許庁

命令フェッチ部１０７はメモリ１０２から命令を読込み、命令解析部１０８に提供する。例文帳に追加

An instruction fetching part 107 reads an instruction from a memory 102 and provides the read instruction to an instruction analysis part 108. - 特許庁

プロセッサコア３の特定命令実行制御部３４は、命令フェッチ部３１が命令キャッシュ１から命令をフェッチするときに、その命令に対する命令解析情報を命令解析情報記憶領域１３から読み出し、その命令が特定の命令であることを読み出した命令解析情報が示しているときは、命令フェッチ部３１および命令デコード部３２の動作を制御する。例文帳に追加

When the instruction fetch part 31 tries to fetch an instruction from the instruction cache 1, a specific instruction execution control part 34 in the processor core 3 reads instruction analysis information corresponding to the instruction from the instruction analysis information storage area 13, and when the read instruction analysis information indicates that the instruction is a specific instruction, controls the operation of the instruction fetch part 31 and the instruction decoding part 32. - 特許庁

ＮＯＰ命令解析部２４は、連続するＮＯＰ命令を１つの連続ＮＯＰ命令にエンコードする。例文帳に追加

A NOP instruction analysis part 24 encodes consecutive NOP instructions to one continuous NOP instruction. - 特許庁

可変長命令の存在のもとで命令キャッシュアクセスを改善する。例文帳に追加

To improve instruction cache access under presence of variable-length instructions. - 特許庁

命令解析部２は、命令キャッシュ１へ入力される命令が特定命令格納部２１に格納された命令であるかどうかを解析して命令解析情報を出力する。例文帳に追加

An instruction analysis part 2 analyzes whether the instruction to be input to the instruction cache 1 is an instruction stored in a specific instruction storage part 21 or not and outputs instruction analysis information. - 特許庁