フィードバック発振器の英語

電圧制御発振器８は、チャージポンプ及びローパスフィルタ６の出力信号に応じて前記入力信号の発振周波数を制御し、前記位相周波数比較器４にフィードバックする。例文帳に追加

Corresponding to the output signal of the charge pump and LPF 6, the VCO 8 controls the oscillation frequency of the input signal and feeds it back to the phase frequency comparator 4. - 特許庁

電圧制御発振器１０５は、発振信号を外部及びプログラマブル分周器１０６に出力し、発振信号は位相比較器１０２へフィードバックされる。例文帳に追加

The voltage controlled oscillator 105 outputs the oscillation signal to the outside and a programmable frequency divider 106, and the oscillation signal is feedbacked to the phase comparator 102. - 特許庁

正弦波信号を位相比較器３２へのフィードバック信号にして、位相比較器３２での位相差が零となるように電圧制御発振器３４の出力周波数が調整されるようにした。例文帳に追加

The sine wave signal serves as a feedback signal to the phase comparator 32, and the output frequency of the voltage controlled oscillator 34 is adjusted so that the phase difference in the phase comparator 32 can be zero. - 特許庁

したがって、入力クロック断発生時における電圧制御型発振器６に対するフィードバック電圧信号Ｓ４の変動を最小限に抑えることが可能である。例文帳に追加

Thus, the fluctuation in a feedback voltage signal S4 fed to a voltage controlled oscillator 6 on the occurrence of the interruption of the input clock can be minimized. - 特許庁

半導体集積回路は、位相比較器10、11、ディジタルループフィルタ12、ディジタル制御発振器13、フィードバック分周器14を含むディジタルフェーズロックドループADPLLを具備する。例文帳に追加

A semiconductor integrated circuit comprises a digital phase-locked loop ADPLL including phase comparators 10, 11, a digital loop filter 12, a digital control oscillator 13 and a feedback frequency divider 14. - 特許庁

放電管ＤＴに印加される電圧は、差動増幅器３１、フォトカプラ３３、パルス幅可変発振器３４、スイッチング素子１６などにより、フィードバック制御される。例文帳に追加

The voltage applied to the discharge tube DT is controlled by feedback via a differential amplifier 31, a photocoupler 33, a pulse width variable oscillator 34, the switching element 16 and the like. - 特許庁

発振器４０はまた、反転器のフィードバック路の両端に配置され、検出されたエラーに応答して電圧信号中に別の位相シフトを導入するために動作可能な可変抵抗器を有する。例文帳に追加

The oscillator 40 has variable resistors that are placed at both ends of a feedback path of the inverter and operated to introduce another phase shift to the voltage signal in response to the detected error. - 特許庁

第１クロック信号を発生可能な発振器（１０１）と、上記第１クロック信号とフィードバック信号との位相比較を行い、それに基づいて第２クロック信号を形成するＰＬＬ回路（１０２）とを設ける。例文帳に追加

The microcomputer includes: an oscillator (101) generating a first clock signal; and a PLL (Phase-locked loop) circuit (102) for phase-comparing the first clock signal with a feedback signal and forming a second clock signal based on it. - 特許庁