ベースレジスタの英語

プロセッサの支配下にあるプロセスが常に存在する。すなわち、デスクリプタベースレジスタ中にその（プロセッサの）デスクリプタを持つプロセスである。例文帳に追加

There is always some process in control of a processor, namely that one which has its descriptor in the descriptor base register.発音を聞く  - コンピューター用語辞典

復号ベースレジスタオフセットビットによって、指定されたキャッシュラインを直接選択することが可能となり、これによって、キャッシュメモリにアクセスするたびにベースレジスタオフセットビットの加算および復号を行う必要を排除する。例文帳に追加

The designated cache line can directly be selected by the decoded base register offset bits, whereby the need for the addition and the decoding of the base register offset bits at each access to a cache memory is negated. - 特許庁

目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。例文帳に追加

A projected address on the target processor forms the sum of an offset (D) that is greater than or equal to a first offset (D_1) of a base register-relative instruction and less than a difference (max-min), and contents of a base register (R) and projects the sum onto a cyclical address space with addresses having a length of n bits. - 特許庁

ベースレジスタ相対命令を変換するためのアドレスは、算出された投影アドレス及び命令のそれぞれの距離値（Ｄ１．Ｄ２）からオフセットＤを引いた値によって求められる。例文帳に追加

Addresses for converting base register-relative instructions are determined from the calculated projected address and respective distance values (D1, D2) of the instructions subtract the offset D. - 特許庁

元のプロセッサ及び目標プロセッサの異なるサイズのアドレス空間を正しく考慮し、できる限り、少ない命令によりベースレジスタ相対命令を変換する方法を規定し、効果的なエミュレーションを提供する。例文帳に追加

To provide an effective emulation, by correctly taking into account the different sizes of address spaces of an original processor and a target processor, and by prescribing a method for converting base register-relative instructions by as less instructions as possible. - 特許庁