命令セットアーキテクチャの英語

３２ビット固定長命令セットアーキテクチャを実行するように構成されたプロセッサエレメント１２は、各１６ビット命令を１つ又は複数の３２ビット命令のシーケンスに変換することによって１６ビット固定長命令セットアーキテクチャと後方互換性がある。例文帳に追加

The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility with the 16-bit fixed length instruction set by converting respective 16-bit instructions into one or plural sequences of 32-bit instructions. - 特許庁

異種の命令セットアーキテクチャ（ＩＳＡ）間でソフトウェアプログラムの移植を行うための方法及びそのための装置を提供する。例文帳に追加

To provide a method and apparatus for transplanting a software program between different kind of instruction set architectures(ISA). - 特許庁

パフォーマンスの高いソフトウエアエミュレーション環境を実現する命令セットアーキテクチャを提供する。例文帳に追加

To provide an instruction set architecture that achieves a software emulation environment with high performance. - 特許庁

命令セットアーキテクチャの互換性を維持しながらマイクロプロセッサの速度及び効率を向上させる。例文帳に追加

To improve the speed and efficiency of a microprocessor while maintaining the interchangeability of instruction set architectures. - 特許庁

プロセッサ及びコウプロセッサのエレメントが、浮動小数点命令セットアーキテクチャを実行するように構成されている。例文帳に追加

The elements of a processor and a co-processor are constituted so that a floating point instruction set architecture can be executed. - 特許庁

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。例文帳に追加

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction. - 特許庁

本技法に基づく方法は、命令セットアーキテクチャ（ISA）を介して一つまたは複数の共有リソース・スレッド（シュレッド）を実行するためのプログラミング命令を受け取ることを含む。例文帳に追加

The method based on this technique includes receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). - 特許庁

本発明は、整数命令セットアーキテクチャを実行するために構成されたプロセッサエレメント、例えばマイクロプロセッサ又はマイクロコントローラに向けられる。例文帳に追加

This method is directed to a processor element constituted to execute integer instruction set architecture, for example, a microprocessor or a micro controller. - 特許庁