instruction set processor architectureとは 意味・読み方・使い方

The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility to execute 16-bit fixed length instruction setting architecture by converting each of 16-bit instructions into one or more sequences of 32-bit instructions.例文帳に追加

３２ビット固定長の命令設定アーキテクチャを実行するように構成したプロセッサエレメント１２は、１６ビット命令の各々を一つ以上の３２ビット命令のシーケンスに変換することによって１６ビット固定長の命令設定アーキテクチャを実行するために後方互換性がある。 - 特許庁

To provide a method and a structure which permit a mutiprocessing system to use any processor instruction set and a memory architecture in order to efficiently emulate the behavior of another multiprocessing system using any other processor instruction.例文帳に追加

あるマルチプロセッシング・システムが、何らかのプロセッサ命令セットとメモリ・アーキテクチャを使用して、他の何らかのプロセッサ命令を使用する他のマルチプロセッシング・システムの挙動を効率よくエミュレートすることができる方法および構造を提供すること。 - 特許庁

The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility with the 16-bit fixed length instruction set by converting respective 16-bit instructions into one or plural sequences of 32-bit instructions.例文帳に追加

３２ビット固定長命令セットアーキテクチャを実行するように構成されたプロセッサエレメント１２は、各１６ビット命令を１つ又は複数の３２ビット命令のシーケンスに変換することによって１６ビット固定長命令セットアーキテクチャと後方互換性がある。 - 特許庁

This method is directed to a processor element constituted to execute integer instruction set architecture, for example, a microprocessor or a micro controller.例文帳に追加

本発明は、整数命令セットアーキテクチャを実行するために構成されたプロセッサエレメント、例えばマイクロプロセッサ又はマイクロコントローラに向けられる。 - 特許庁

The method (and a system), for executing a mutiprocessor program created for a target instruction set architecture on a host computing system having a plurality of processors designed for processing an instruction of second instruction set architecture, includes a step which expresses each part of a program designed for being operated on one processor of a target computing system as one or two or more program threads to be executed on a host computing system.例文帳に追加

第２の命令セット・アーキテクチャの命令を処理するように設計された複数のプロセッサを有するホスト・コンピューティング・システム上でターゲット命令セット・アーキテクチャ用に作成されたマルチプロセッサ・プログラムを実行するための方法（およびシステム）は、ターゲット・コンピューティング・システムの１つのプロセッサ上で動作するように設計されたプログラムの各部分を、ホスト・コンピューティング・システム上で実行すべき１つまたは複数のプログラム・スレッドとして表現するステップを含む。 - 特許庁

The processor operates in a partial emulation model in which source instruction set architecture (ISA) instructions are directly processed in the direct execution mode and translated code generated by an emulation engine is processed in the emulation execution mode.例文帳に追加

プロセッサは、ソース命令セットアーキテクチャ（ＩＳＡ）命令は直接実行モードで直接処理され、エミュレーションエンジンが生成する変換済みコードはエミュレーション実行モードで処理される、という部分的なエミュレーションモデルで動作する。 - 特許庁

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

The invention comprises data storage means 222a configured to store a plurality of operating systems 223 and a virtual machine monitor application program configured to receive at least one instruction from each of the operating systems 223, communicate with a processor 216a according to the instruction set architecture, and switch operating system access to the processor 216a upon receipt of an electrical signal representing an event.例文帳に追加

各々のオペレーティングシステム２２３から少なくとも一つの指示を受け取って、命令セット・アーキテクチャによってプロセッサ２１６ａと通信して、イベントを表している電気信号を受けると、オペレーティングシステム・アクセスをプロセッサ２１６ａに移すように構成される複数のオペレーティングシステム２２３およびバーチャル・マシン・モニタ・アプリケーション・プログラムを格納するように構成されるデータストレージ手段２２２ａを備える。 - 特許庁