砒素ドープシリコンの英語

砒素ドープシリコンウェーハの製造方法例文帳に追加

METHOD FOR MANUFACTURING ARSENIC-DOPED SILICON WAFER - 特許庁

酸素濃度が比較的低くても、酸素析出物が多く、ゲッタリング能力の高い砒素ドープシリコンウェーハを生産性よく製造できる砒素ドープシリコンウェーハの製造方法を提供する。例文帳に追加

To provide a method for manufacturing an arsenic-doped silicon wafer capable of productively manufacturing the arsenic-doped silicon wafer having a large amount of an oxygen deposit and high gettering capacity even if an oxygen concentration is relatively low. - 特許庁

本砒素ドープシリコンウェーハの製造方法は、チョクラルスキー法により砒素及び窒素がドープされたシリコン原料から単結晶を引上げ、スライスしてウェーハとし、このウェーハを熱処理する。例文帳に追加

In the method for manufacturing the arsenic-doped silicon wafer, a single crystal is pulled by a Czockralski method from a silicon raw material in which arsenic and nitrogen are doped, and the single crystal is sliced to a wafer and the wafer is heat-treated. - 特許庁

低抵抗砒素ドープシリコン基板に多段エピタキシャル方式によるエピタキシャル成長とイオン注入を繰り返し実施する際にパターニングに用いられるアライメントマーカーを、前記エピタキシャル成長面とは反対側の裏面に設けた酸化膜の膜厚を選択的に減厚して形成した段差からなる凸部又は凹部として形成する。例文帳に追加

An alignment marker used for patterning in repeatedly performing epitaxial growth and ion implantation on a low resistance arsenic-doped silicon substrate by using the multistage epitaxial system is formed as a projection or recess having a level difference which is formed by selectively reducing the thickness of an oxide film provided on a back side opposite to an epitaxial growth side. - 特許庁

アライメントマーカーの形成後に行うシリコンエピタキシャルの成長速度を、通常の条件より遅くすることなく、アライメントマーカーのパターン形状精度の低下を防ぎ、超接合半導体装置を低オン抵抗にするために用いられる低抵抗砒素ドープシリコン基板からのオートドーピングを防止する多段エピタキシャル方式による超接合半導体装置の製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a superjunction semiconductor by using a multistage epitaxial system, in which a silicon epitaxial growth rate after alignment marker formation is not made slower than that of a typical condition, deterioration of pattern form accuracy of the alignment marker is prevented, and auto doping from a low resistance arsenic-doped silicon substrate used to lower an on resistance of a superjunction semiconductor is prevented. - 特許庁