電気ポテンシャル法の英語

強度が極めて大きい電気ベクトルポテンシャルを発信できる方法及び装置を提供する。例文帳に追加

To provide a method and a device for transmitting electric vector potential whose intensity is remarkably large. - 特許庁

本発明に関る磁界解析法では、磁気ベクトルポテンシャルＡならびに電気スカラーポテンシャルφそのものを解くのではなく、それらの変化量を逐次解いていく。例文帳に追加

According to this magnetic field analysis method, magnetic vector potential A and electric scalar potential ψ themselves are not solved but amounts of change in them are solved one by one. - 特許庁

電気化学ポテンシャルが異なる複数の金属からなる合金メッキ層を製造することができる合金メッキ層の形成方法を提供する。例文帳に追加

To provide a method of forming an alloy plated layer including a plurality of metals having respectively different electrochemical potential. - 特許庁

遷移を刺激するエネルギーホールを備えたレドックスエネルギー共振の電気化学的反応体によって、基底状態の下の量子化されたポテンシャルエネルギーレベルに解放するように、電子を刺激することによって、水素原子から熱を解放する方法及び構造。例文帳に追加

The method and structure are adapted for releasing heat from hydrogen atoms by stimulating electrons by means of an electrochemical reactor of redox energy resonance having energy holes which stimulate transition, in such a way that the electrons are released to quantized energy levels below a ground state. - 特許庁

選択性が高い光誘導性のエッチングを達成するために、電解質に対する半導体構造の局部的電気化学的ポテンシャルを戦略的に改変することを含む、ＩＩＩ−窒化物半導体構造を製造するための方法を提供すること。例文帳に追加

To provide a method for manufacturing a III-nitride semiconductor structure and including the strategic modification of the local electrochemical potential of the semiconductor structure relative to the electrolyte so that highly-selective photo-induced etching is performed. - 特許庁

上記方法は、電気的抵抗層または半導体構造の中の電子のフローを妨げる層の適切な配置によって、および／またはＰＥＣエッチングの間に、半導体構造の特定の層と接触するカソードを配置することによって、半導体構造または半導体デバイスの電気的ポテンシャルを局部的に制御し、水平方向および／または垂直方向の光電気化学（ＰＥＣ）的エッチング速度を局部的に制御する。例文帳に追加

The method locally controls the electrical potential of a semiconductor structure or a device, and thereby locally controls lateral and/or vertical photoelectrochemical (PEC) etching rates by the appropriate placement of electrically resistive layers or layers that impede electron flows in the semiconductor structure, and/or by disposing a cathode in contact with a specific layer of the semiconductor structure during PEC etching. - 特許庁