ターゲットシステム１０の集積回路装置２０は、第１のクロック生成回路７０と、第１のクロック生成回路で生成されたクロックを動作クロックとして、省ピン型のデバッグツールとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第１の非同期通信制御回路８０とを含む。例文帳に追加

In this debug system, the integrated circuit device 20 of a target system 10 includes: a first clock generation circuit 70; and a first asynchronous communication control circuit 80 performing communication control for performing transmission/reception of debugging data with a pin reduction type debug tool by the asynchronous type serial data transmission with a clock generated by the first clock generation circuit 70 as an operation clock. - 特許庁

省ピン型のデバッグツール１１０は、第１のクロック生成回路と同じボーレートのクロックを生成する第２のクロック生成回路１７０と、 第２のクロック生成回路で生成されたクロックを動作クロックとして、前記ターゲットシステムとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第２の非同期通信制御回路１８０とを含む。例文帳に追加

The pin reduction type debug tool 110 includes: a second clock generation circuit 170 generating a clock of the same baud rate as the first clock generation circuit; and a second asynchronous communication control circuit 180 performing communication control for performing transmission/reception of the debugging data with the target system by asynchronous type serial data transmission with the clock generated by the second clock generation circuit as an operation clock. - 特許庁

パソコン１１０は、数値制御処理の演算を行って各軸の処理時間を表す絶対時間指令データを生成し、生成した絶対時間指令データを非同期通信方式のネットワークであるＬＡＮ１１５に送信する。例文帳に追加

This personal computer 110 generates absolute time instruction data indicating the processing time of each axis by executing the operation of numerical control processing, and transmits generated absolute time instruction data to an LAN 115 being a network in an asynchronous communication system. - 特許庁