Addersとは 意味・読み方・使い方

Binarization circuits 7 and 6 binarize output signals A+D and B+C from the adders 4 and 5.例文帳に追加

２値化回路７，６は、加算器４，５からの出力信号Ａ＋Ｄ，Ｂ＋Ｃをそれぞれ２値化する。 - 特許庁

Adders 3a-3d and registers 4a-4d integrate the output from the comparator circuits 2a-2d.例文帳に追加

この比較回路２ａ〜２ｄの出力が加算器３ａ〜３ｄとレジスタ４ａ〜４ｄによって積算される。 - 特許庁

A phase shifter 60 applies phase shift to the output signals of adders, and the output signals are added by an adder 70.例文帳に追加

移相器60は加算器の出力信号に位相シフトを施し、加算器70で加算する。 - 特許庁

The initial reflection sound signals are given to adders 21-24, which provide the signal to original audio source signals.例文帳に追加

これらの初期反射音信号は、加算器２１〜２４により元のオーディオソース信号に付与される。 - 特許庁

Output terminals of output buffers B1,... are connected with input terminals of respective differentiators 1 and adders 2.例文帳に追加

出力バッファＢ１、…の出力端に微分器１及び加算器２の入力端が接続されている。 - 特許庁

Adders 20 and 21 calculate the center position of a special effect from a sequential lead address.例文帳に追加

シーケンシャルリードアドレスから、加算器20と加算器21によって、特殊効果の中心位置を求める。 - 特許庁

A limiter amplifier 5 amplifies a voltage difference between the outputs of the 1st and 2nd adders 4a, 4b.例文帳に追加

リミッタ増幅器５は第１および第２の加算器４ａ，４ｂの出力の差電圧を増幅する。 - 特許庁

Adders 2, 3 cumulatively add the I-phase signal and the Q-phase signal by bit timing.例文帳に追加

加算器２，３はＩ相信号，Ｑ相信号をビットタイミングにて累積加算する。 - 特許庁