「Adders」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Simulation signals to be output from each of the filters are subtracted from input signals by adders 13, and 19.例文帳に追加

それぞれの出力する模擬信号を加算器１３と加算器１９で入力信号から差し引く。 - 特許庁

To construct a nyquist filter for digital modulation without needing many multipliers and adders.例文帳に追加

ディジタル変調用ナイキストフィルターにおいて、多くの乗算器、加算器を必要とせずに構成する。 - 特許庁

Binarization circuits 7 and 6 binarize output signals A+D and B+C from the adders 4 and 5.例文帳に追加

２値化回路７，６は、加算器４，５からの出力信号Ａ＋Ｄ，Ｂ＋Ｃをそれぞれ２値化する。 - 特許庁

Adders 3a-3d and registers 4a-4d integrate the output from the comparator circuits 2a-2d.例文帳に追加

この比較回路２ａ〜２ｄの出力が加算器３ａ〜３ｄとレジスタ４ａ〜４ｄによって積算される。 - 特許庁

A phase shifter 60 applies phase shift to the output signals of adders, and the output signals are added by an adder 70.例文帳に追加

移相器60は加算器の出力信号に位相シフトを施し、加算器70で加算する。 - 特許庁

The initial reflection sound signals are given to adders 21-24, which provide the signal to original audio source signals.例文帳に追加

これらの初期反射音信号は、加算器２１〜２４により元のオーディオソース信号に付与される。 - 特許庁

Output terminals of output buffers B1,... are connected with input terminals of respective differentiators 1 and adders 2.例文帳に追加

出力バッファＢ１、…の出力端に微分器１及び加算器２の入力端が接続されている。 - 特許庁

Adders 20 and 21 calculate the center position of a special effect from a sequential lead address.例文帳に追加

シーケンシャルリードアドレスから、加算器20と加算器21によって、特殊効果の中心位置を求める。 - 特許庁

A limiter amplifier 5 amplifies a voltage difference between the outputs of the 1st and 2nd adders 4a, 4b.例文帳に追加

リミッタ増幅器５は第１および第２の加算器４ａ，４ｂの出力の差電圧を増幅する。 - 特許庁

Adders 2, 3 cumulatively add the I-phase signal and the Q-phase signal by bit timing.例文帳に追加

加算器２，３はＩ相信号，Ｑ相信号をビットタイミングにて累積加算する。 - 特許庁

The output side of all adders of an arithmetic and logic unit is connected with a multiplexer.例文帳に追加

算術論理ユニットの全加算器の出力側は、マルチプレクサに接続されている。 - 特許庁

The differentiators 1 are provided with capacitance elements connected between the buffers B1,... and the adders 2.例文帳に追加

微分器１には、出力バッファＢ１、…と加算器２との間に接続された容量素子が設けられている。 - 特許庁

Then signals from the adders 3, 4 are extracted respectively at output terminals 8, 9.例文帳に追加

そしてこれらの加算器３、４からの信号がそれぞれ出力端子８、９に取り出される。 - 特許庁

Such fundamental processing units consume less area than conventional separate multipliers and adders.例文帳に追加

そのような基本処理ユニットは、従来の別々の乗算器および加算器より少ない領域を消費する。 - 特許庁

An adder tree consisting of a plurality of adders sums outputs of the inverting circuit.例文帳に追加

複数の加算器からなる加算器ツリーが、反転回路の出力を合計する。 - 特許庁

Moreover, a core ring 22 is inserted between the first and the second adders if necessary.例文帳に追加

さらに、必要なら第１と第２の加算器の間にコアリング器２２を挿入する。 - 特許庁

In adders C1-C5, spread signals of the number selected by the sections B1-B5 are multiplexed.例文帳に追加

加算器Ｃ１、………、Ｃ５では、選択部Ｂ１、………、Ｂ５により選択された数の拡散信号が多重される。 - 特許庁

In this stereo demodulation circuit, a switch circuit 18 is provided between amplifiers 13 and 14 and adders 10 and 16.例文帳に追加

増幅器１３，１４と加算器１０，１６の間にスイッチ回路１８が設けられている。 - 特許庁

From adders 17 and 18, a residual signal e and a whitened residual signal ew are output respectively.例文帳に追加

加算器１７，１８から、それぞれ残差信号ｅと白色化された残差信号ｅｗが出力される。 - 特許庁

The signals are also supplied by a signal generating section 12 to the adders 13-1 to 13-3.例文帳に追加

加算器１３−１乃至１３−３には、信号発生部１２からも信号が供給される。 - 特許庁

Adders 140-1 to 140-3 add outputs of the multipliers 131-136 to generate transmission signals.例文帳に追加

加算部１４０−１〜１４０−３は、乗算部１３１〜１３６の出力を加算し、送信信号を生成する。 - 特許庁

This digital FIR filter having multiplication by a filter coefficient replaced with shifters and adders or subtracters is provided with a delay unit between the adders or subtracters.例文帳に追加

ディジタルＦＩＲフィルタであって、フィルタ係数の乗算をシフト器と加算器又は減算器とで置き換えているものにおいて、前記加算器又は減算器間に遅延器を設けて構成する。 - 特許庁

A first adder is composed of adders 25 and 26 for inputting most significant elements by digits and adders 21-24 for inputting the other element by digits.例文帳に追加

第１の加算器は、最上位の要素が桁別に入力される加算器２５,２６と、それ以外の要素が桁別に入力される加算器２１〜加算器２４とで構成される。 - 特許庁

At least digital attenuators DATL1, DATR1, DATSL1, DATSR1, DATC1, DATSW1 and digital adders ADDL, ADDR, ADDSL, ADDSR are provided in a main transmission path of each channel.例文帳に追加

各チャンネル毎の主伝送経路中に、少なくともデジタルアッテネータDATL1，DATR1，DATSL1，DATSR1，DATC1，DATSW1とデジタル加算器ADDL，ADDR，ADDSL，ADDSRを設ける。 - 特許庁

Adders 12 and 13 add tilts 1 and 2 and the variation in the tilt for each field and the sum is fed to an adder 20 through a selector 16.例文帳に追加

傾き１，２及び傾きの変化分は加算器１２，１３によってフィールド毎に加算し、セレクタ１６から加算器２０に供給する。 - 特許庁

In order to execute approximating of the expression, hardware constitution includes plural switching elements 52 and plural adders 55 and 62 such as a multiplexer, a switch. etc.例文帳に追加

式の近似を行うために、ハードウエア構成には、マルチプレクサやスイッチなどの複数のスイッチング素子(52)、複数の加算器(55,62)が含まれる。 - 特許庁

This absolute value comparison circuit is configured of half wave rectifying circuits 1a to 1e and adders 3a to 3d.例文帳に追加

本発明の絶対値比較回路は、半波整流回路１ａ〜１ｅおよび加算器３ａ〜３ｄで構成される。 - 特許庁

In such a case, select parts 151-1, 151-2 output the input vector informations MV1, MV3 to adders 152-2, 152-4, respectively.例文帳に追加

そのような場合、選択部１５１−１，１５１−２は、それぞれ、入力されたベクトル情報ＭＶ１，ＭＶ３を、加算器１５２−２，１５２−４に出力する。 - 特許庁

A differential signal generator 101 delivers the absolute differentiation value of an inputted video signal to adders 124-0 to 124-15 through a selector 123.例文帳に追加

差分信号生成部101は、入力された映像信号の微分値の絶対値をセレクタ123を介して、加算器124-0乃至124-15に出力する。 - 特許庁

The adaptive howling canceller includes: first and second adders 14(1), 14(2); a delay unit 22; and first and second adaptive filters 24(1), 24(2).例文帳に追加

適応ハウリングキャンセラは、第１，第２の加算器１４（１），１４（２）、遅延器２２及び第１，第２の適応フィルタ２４（１），２４（２）を含む。 - 特許庁

To contrive miniaturization, reduction of power consumption and speed up of an arithmetic operation by reducing the number and scale of adders in the constant multiplier.例文帳に追加

定数乗算器において加算器の個数及び規模を削減し、小型化、低消費電流化及び演算の高速化を図る。 - 特許庁

Then, by adders 3 and 4, a difference between a sampling point S2 at the center and the adjacent two points is obtained.例文帳に追加

そして、加算器３、４によって、中央のサンプリングポイントＳ２と、その隣接する２つのポイント間の差分を取る。 - 特許庁

For example, a 4-parallel 8-parity encoder comprises 8 transistors, 32 (=8×4) fixed coefficient multipliers, and 12 (=8+4) adders.例文帳に追加

例えば、４パラレル８パリティエンコーダは、８個のレジスタ、３２（＝８×４）個の固定係数乗算器、１２（＝８＋４）個の加算器で構成される。 - 特許庁

An analog pulse selector 4 separates a signal (b) which is an RZ code signal in each bit and guides signals c1, c2 to delay adders 10, 20.例文帳に追加

アナログパルスセレクタ４は、ＲＺ符号信号である信号ｂをビット毎に分離し、信号ｃ１、ｃ２を遅延加算回路１０、２０に導く。 - 特許庁

Data obtained from microphones 6, 7 are converted into digital data by A/D converters 11, 12 and provided to a control microcomputer 5 and adders 15, 16.例文帳に追加

マイク６、７より得られたデータはＡ／Ｄコンバータ１１、１２でデジタルデータに変換され、制御マイコン５、加算器１５、１６に供給される。 - 特許庁

The register reset section 44 monitors the sign bit of the input data and output data of addition object for every adders A1-A5.例文帳に追加

レジスタリセット部４４は、加算器Ａ１〜Ａ５ごとに、加算対象の入力データおよび出力データのサインビットを監視する。 - 特許庁

Weighing adders 5I and 5Q generate two analog signals by weighing and adding these two sets of logical values.例文帳に追加

重み付け加算器５Ｉ及び５Ｑは、これら２組の論理値を重み付けして加算し、２つのアナログ信号を生成する。 - 特許庁

Adders 26 and 25 add the correction quantities supplied from the u-direction correction quantity calculation section 23 and v-direction correction quantity calculation section 24 to make corrections.例文帳に追加

加算器２６，２５は、u方向補正量計算部２３、および、v方向補正量計算部２４より供給される補正量を加算して補正する。 - 特許庁

Since the smoothed color difference signals are outputted from adders 9 and 10 when the amplitudes of the color difference error signals are small, the color noise is reduced.例文帳に追加

色差誤差信号の振幅が小さい時には加算器９，１０から平滑化された色差信号が出力されるので、色雑音が低減される。 - 特許庁

The adders 13-1 to 13-3 add the respectively inputted two signals and supply the eventually generated signal to a display part 31.例文帳に追加

加算器１３—１乃至１３−３は、それぞれ入力された２つの信号を加算し、その結果生成された信号を表示部３１に供給する。 - 特許庁

The units 1, 2 and the adders 5, 6, 7 and 8 are operated by master- slave relation and a Viterbi decoder with satisfactory accuracy is realized.例文帳に追加

積和演算器１，２と加算器５，６，７，８は、マスタ・スレーブの関係で動作し、精度が良いビタビ復号器が実現する。 - 特許庁

Adders 600-1 and 600-2 add the respective generated expected values and the replica of the received signal is generated.例文帳に追加

加算器６００−１，６００−２は、生成されたそれぞれの期待値を加算し、受信信号のレプリカを生成する。 - 特許庁

Moreover, adders 4, 5 are provided at a rear step of the multiplier 1, 2 to perform correlation computation of a complex number signal component by these circuits.例文帳に追加

また、乗算器１，２の後段には、加算器４，５が具備されており、これらの回路によって、複素数信号成分の相関演算を行うことができる。 - 特許庁

The multiplication results of the multipliers J1, J2... are added by adders K1, K2... to the cumulative values of multiplication results obtained so far.例文帳に追加

乗算器Ｊ１，Ｊ２，…による乗算結果を、それまでの乗算結果の累積値と加算器Ｋ１，Ｋ２，…で加算する。 - 特許庁

The adders 6 cumulatively adds the absolute values detected by the absolute value detector 10 up to an outer control timing, so as to output a costas absolute value.例文帳に追加

加算器６は絶対値検出器１０によって検出された絶対値を外部制御タイミングまで累積加算しコスタス絶対値を出力する。 - 特許庁