COMP 1とは 意味・読み方・使い方

The digital PLL circuit 12 changes the control voltage of an oscillator 14, when a phase of a COMP 1 is deviated from a phase of the COMP 2 so as to restore the phase to the original phase.例文帳に追加

ディジタルＰＬＬ回路１２は、ＣＯＭＰ１とＣＯＭＰ２の位相がずれるため、発信器１４の制御電圧を変化させ位相を元に戻す。 - 特許庁

In this case, where N is a natural number, an oscillation frequency f(DD) of the internal oscillator 11 is set to be higher than an N-fold value of the comparing frequency f(COMP) and lower than an (N+1)-fold value.例文帳に追加

ここで、Ｎを自然数としたときに、内部発振器１１の発振周波数ｆ（DD）が比較周波数ｆ（COMP）のＮ倍より高くＮ＋１倍より低くなるようにする。 - 特許庁

COMP_WORDS An array variable (see Arrays below) consisting of the individual words in the current command line.発音を聞く 例文帳に追加

LINENOこの変数が参照されると、シェルはスクリプトや関数における現在の行番号 (1から始まります) を表す10 進値を代入します。 - JM

The thickness of the cover 5 is calculated by the equation: t_comp=t_sub/√ηwith a precision of ±30%, and in this equation, t_sub is the thickness of the support body 1 and 'η' is the ratio of Young's modulus between the cover 5 and the support body 1.例文帳に追加

カバー５の厚さは、±３０％の精度を持って、式ｔ_ｃｏｍｐ＝ｔ_ｓｕｂ/√ηによって、計算され、この式において、ｔ_ｓｕｂは、支持体１の厚さであり、ηは、カバー５と支持体１とのヤング率の比である。 - 特許庁

The voltage drop detection circuit 30 is provided with a comparator COMP 1 for comparing the power supply voltage drop detection value with the reference value and inputs the detection value to a capacitor C1.例文帳に追加

前記電圧低下検出回路３０は、電源電圧低下検出値を参照値と比較する比較器ＣＯＭＰ１を設け、検出値をコンデンサＣ１を通して入力する。 - 特許庁

When the output level of the comparator COMP becomes LOW, a switch SW3 for an amplification section is connected and an optical receiving circuit 1 is shifted to a half activated state.例文帳に追加

比較器ＣＯＭＰの出力レベルがＬＯＷになった場合、増幅部用スイッチＳＷ３は接続され、光受信回路１は半起動状態に移行する。 - 特許庁

The comparator comprises an offset setting portion 1 for determining an offset voltage Voffset, an offset subtracting portion 4 for subtracting the offset voltage Voffset from a non-inverse input voltage Vinp, and a comparison portion 5 for changing an output logic COMP_OUT, according to the high and low between an output voltage (Vinp-Voffset) of the offset subtraction portion 4 and an inverse input potential Vinn.例文帳に追加

本発明に係るコンパレータは、オフセット電圧Ｖｏｆｆｓｅｔを定めるオフセット設定部１と、非反転入力電圧Ｖｉｎｐからオフセット電圧Ｖｏｆｆｓｅｔを減じるオフセット減算部４と、オフセット減算部４の出力電圧（Ｖｉｎｐ−Ｖｏｆｆｓｅｔ）と反転入力電圧Ｖｉｎｎとの高低に応じて出力論理ＣＯＭＰ＿ＯＵＴを変遷する比較部５とを有して成る構成とされている。 - 特許庁