DRAM refresh circuitとは 意味・読み方・使い方

To improve processing efficiency of a logic circuit by extending a refresh period of a DRAM, with respect to a DRAM mixed type semiconductor device.例文帳に追加

ＤＲＡＭ混載型半導体装置においてＤＲＡＭのリフレッシュ周期を伸ばし、以てロジック回路の処理効率を向上させる。 - 特許庁

In a second mode that the operation of the PLL circuit 120 stops, the second refresh controller 150 makes the refresh request by bypassing the DRAM controller 160.例文帳に追加

ＰＬＬ回路の動作が停止する第２のモードでは、第２のリフレッシュコントローラがＤＲＡＭコントローラをバイパスしてリフレッシュ要求を行う。 - 特許庁

A refresh timer circuit 4 for self-refresh mode inside a DRAM 1 periodically generates a time-up signal 6 for performing refresh operation for holding cell data.例文帳に追加

ＤＲＡＭ１内部のセルフ・リフレッシュモード用のリフレッシュ・タイマ回路４は、セルデータ保持のためのリフレッシュ動作を行うためにタイムアップ信号６を周期的に生成している。 - 特許庁

In one embodiment, the voltage control system and the method are performed by a DRAM circuit at refresh-operation.例文帳に追加

一実施形態では、電圧制御システムおよび方法は、リフレッシュ動作時のＤＲＡＭ回路で実施される。 - 特許庁

This device is provided with a means for controlling the refresh- operation of the DRAM and with a discrimination circuit for discriminating whether the refresh-operation is performed or not while the MPU accesses devices other than DRAM in addition to conventional control methods by refresh-operation.例文帳に追加

ＤＲＡＭのリフレッシュ動作を制御する手段に、従来のリフレッシュ周期による制御方法に加え、ＭＰＵがＤＲＡＭ以外をアクセス中にリフレッシュ動作を実行するか、実行しないかを判断する分別回路を設ける。 - 特許庁

A refresh control circuit 10 receives an interrupt signal REFTEND which requests the refresh of a dynamic random access memory DRAM 200 and is asserted at a specified timing.例文帳に追加

リフレッシュ制御回路１０は、所定のタイミングごとにアサートされるＤＲＡＭ（Dynamic Random Access Memory）２００のリフレッシュを要求する割込信号ＲＥＦＴＥＮＤを受ける。 - 特許庁

When the interrupt subroutine start signal IJMP is asserted, a refresh circuit 4 executes the specified interrupt subroutine and supplies the refresh pattern to the DRAM 200.例文帳に追加

リフレッシュ回路４は、割込サブルーチン開始信号ＩＪＭＰがアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンをＤＲＡＭ２００に供給する。 - 特許庁

To provide a data processor, for which a timer circuit is not required for refresh control outside a DRAM, concerning the data processor provided with the DRAM.例文帳に追加

ＤＲＡＭを含むデータ処理装置において、ＤＲＡＭ外部にリフレッシュ制御のためのタイマ回路を必要としないデータ処理装置を提供すること。 - 特許庁