Scan Designとは 意味・読み方・使い方

SCAN PATH DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のスキャンパス設計方法 - 特許庁

To make unnecessary addition of scan FF and selector in order to shorten the design period in the design of LSI including a non-scan block and scan block.例文帳に追加

非スキャンブロックとスキャンブロックを含むＬＳＩの設計において、スキャンＦＦ及びセレクタの追加を不要とし、設計期間を短縮する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, AND SCAN TEST CIRCUIT DESIGN METHOD例文帳に追加

半導体集積回路、スキャンテスト回路設計方法 - 特許庁

SCAN CHAIN FORMATION METHOD, PROGRAM AND DESIGN SUPPORT DEVICE例文帳に追加

スキャンチェーン形成方法、プログラム及び設計支援装置 - 特許庁

To provide a scan test circuit for a semiconductor integrated circuit capable of shortening a scan test time, and to provide a scan test circuit design method.例文帳に追加

スキャンテスト時間を短縮する半導体集積回路のスキャンテスト回路、スキャンテスト回路設計方法を提供する。 - 特許庁

SCAN TEST DESIGN METHOD, SCAN TEST CIRCUIT, SCAN FLIP-FLOP CIRCUIT, CAD PROGRAM FOR SCAN TEST CIRCUIT INSERTION, LARGE-SCALE INTEGRATED CIRCUIT, AND MOBILE DIGITAL DEVICE例文帳に追加

スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用ＣＡＤプログラム、大規模集積回路及び携帯デジタル機器 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND SCAN PATH TEST CIRCUIT DESIGN METHOD例文帳に追加

半導体集積回路およびスキャンパステスト回路設計方法 - 特許庁

Validation of the design of scan chain controller 12 can be achieved using non-concealed scan chain models 24.例文帳に追加

スキャン・チェーン・コントローラ１２の設計の有効化は、非隠蔽スキャン・チェーン・モデル２４を使用して達成できる。 - 特許庁