Viterbi equalizationとは 意味・読み方・使い方

To precisely calculate bit likelihood when being demodulated by using Viterbi equalization in order to improve error correction ability.例文帳に追加

誤り訂正能力を高めるために、ビタビ等化を用いて復調された場合にビット尤度を高精度に算出すること。 - 特許庁

Equalization is performed by the least squares method using the predetermined number of samples of the binary data obtained by threshold processing in a Viterbi decoder 3.例文帳に追加

ビタビ復号器３により２値化された所定サンプル数のデータを用いて最小自乗法により等化を行う。 - 特許庁

By a viterbi decoder 25, a plurality of new target values are adaptively calculated from the tentative discrimination signal and the signal after waveform equalization, and the viterbi decoding is performed to one target value selected in accordance with the tentative discrimination signal or to the signal after waveform equalization to output binary data and metric information.例文帳に追加

ビタビ復号器２５は、仮判別信号と波形等化後信号から複数の新たな目標値を適応的に算出し、仮判別信号に応じて選択した一の目標値又は波形等化後信号に対して、ビタビ復号を行って２値データ及びメトリック情報を出力する。 - 特許庁

The adaptive equalization apparatus 10 is provided with: an FF filter 12 disposed at a preceding stage of a Viterbi decoder 17; and a FB filter 22 disposed at a subsequent stage of the Viterbi decoder 17.例文帳に追加

適応等化装置１０は、ビタビ復号器１７の前にＦＦフィルタ１２が設けられ、ビタビ復号器１７の後ろにＦＢフィルタ２２が設けられている。 - 特許庁

An adaptive waveform equalizer 77 performs waveform equalization to an input signal after phase interpolation, and outputs the signal subjected to waveform equalization to a Viterbi decoder 78 and an LMS (Least Mean Square) circuit 79.例文帳に追加

適応型波形等化器７７は、入力される位相補間後の信号を波形等化し、波形等化後の信号をビタビ復号器７８およびLMS回路７９に出力する。 - 特許庁

At this time, the nonlinear equalization part 46 derives a plurality of coefficients with the signal temporarily determined at the Viterbi decoding part 38 as a teacher signal while executing nonlinear equalization based on the plurality of coefficients.例文帳に追加

ここで、非線形等化部４６は、ビタビ復号部３８において仮判定した信号を教師信号として複数の係数を導出するとともに、複数の係数をもとに、非線形等化を実行する。 - 特許庁

A PR (1, 1) equalization circuit 13 having a Viterbi maximum likelihood decoding circuit includes a means to extract the clock signals from the input signals and equalized the input signals by the PR (1, 1) equalization method.例文帳に追加

ビタビ最尤復号回路付きのＰＲ（１，１）等化回路１３は、入力信号からクロック信号を抽出する手段を備えて、入力信号をＰＲ（１，１）等化方式で等化する。 - 特許庁

An adder circuit 13 additively composes outputs from the equalization circuits 27-1, 27-2 so that the outputs of the equalization circuits 27-1, 27-2 are composed at a maximum ratio, and the composed signal is fed to the Viterbi decoding circuit 41.例文帳に追加

加算回路１３で加算合成することにより、等化回路２７−１および２７−２の出力は、最大比合成され、ビタビ復号回路４１に供給される。 - 特許庁