array layoutとは 意味・読み方・使い方

LAYOUT FOR DUT ARRAY USED FOR SEMICONDUCTOR WAFER TEST例文帳に追加

半導体ウェハ・テストに用いられるＤＵＴアレイ用のレイアウト - 特許庁

OPTIMIZED CIRCUIT DESIGN LAYOUT FOR HIGH PERFORMANCE BALL GRID ARRAY PACKAGES例文帳に追加

高性能ボールグリッドアレイパッケージの最適回路設計レイアウト - 特許庁

BASIC CELL OF GATE ARRAY SEMICONDUCTOR DEVICE, GATE ARRAY SEMICONDUCTOR DEVICE, AND LAYOUT METHOD OF GATE ARRAY SEMICONDUCTOR DEVICE例文帳に追加

ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 - 特許庁

In this case, the layout of soft numeric keypads in the first softkey layout follows the known layout such as the array of the dial keys of a telephone set.例文帳に追加

ここで、第１のソフトキー配置におけるソフトテンキーの配置は、電話機のダイヤルキーの配列等の周知な配置に従う。 - 特許庁

LAYOUT OF COMPLEMENTARY METAL-OXIDE SEMICONDUCTOR SENSOR ARRAY HAVING SHARED STRUCTURE例文帳に追加

共有構造相補性金属酸化膜半導体センサアレイのレイアウト - 特許庁

To provide an oligomer probe array chip based on an analysis-friendly layout.例文帳に追加

分析親和的レイアウトに基づくオリゴマープローブアレイチップを提供する。 - 特許庁

Each of array blocks B1 to B20 arranged in a two-dimensional array-shaped layout comprises a sub-array in which a pixel cell is arranged in the two-dimensional array-shaped layout, and the A/D conversion circuit for A/D-converting a light receiving signal of the sub-array.例文帳に追加

２次元アレイ状に配列してなるアレイブロックＢ１〜Ｂ２０のそれぞれは、画素セルを２次元アレイ状に配列してなるサブアレイと、そのサブアレイの受光信号をＡ／Ｄ変換するＡ／Ｄ変換回路とを備える。 - 特許庁

To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁