chip layoutとは 意味・読み方・使い方

To reduce the layout area of a semiconductor chip.例文帳に追加

半導体チップのレイアウト面積の削減を図る。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT CHIP AND LAYOUT METHOD THEREOF例文帳に追加

半導体集積回路チップおよびそのレイアウト方法 - 特許庁

To reduce the chip layout area of a buffer circuit.例文帳に追加

バッファ回路のチップレイアウト面積の縮小化を図る。 - 特許庁

Net list and arrangement/wiring information of the chip is read (chip layout reading means 105).例文帳に追加

チップのネットリスト、配置配線情報を読込む（チップレイアウト読込み手段１０５）。 - 特許庁

The layout includes blocks that partition a chip area of the design.例文帳に追加

レイアウトはデザインのチップ領域を区分けするブロックを含む。 - 特許庁

The chip size can be reduced by appropriate layout.例文帳に追加

また、適正なレイアウトによりチップサイズを縮小することができる。 - 特許庁

SEMICONDUCTOR DEVICE AND METHOD FOR DESIGNING LAYOUT ON SEMICONDUCTOR CHIP例文帳に追加

半導体装置及び半導体チップ上レイアウト設計方法 - 特許庁

To provide a layout density verification method for chip capable of minimizing errors of density check in a verification stage after chip layout.例文帳に追加

チップレイアウト後の検証段階での密度チェックのエラーを極力なくすことができるチップのレイアウト密度検証方法を提供する。 - 特許庁