decrementerとは 意味・読み方・使い方

A data incrementer/decrementer 8 receives data from a decoder 7 that decodes data in the memory device 1.例文帳に追加

データ増減器８は、メモリ装置１のデータを復号する復号器７からのデータを受ける。 - 特許庁

This invented incrementer/decrementer has a redundant overlap carry generation/propagated signal operator arranged equally to (incrementer/ decrementer width)/8 as to an incrementer/decrementer having an improved 'binary tree' structure and an at least 16-bit width of the largest internal block fan-out.例文帳に追加

本発明のインクリメンタ／デクリメンタは、改良された「バイナリ・ツリー」構造と、最大内部ブロック・ファンアウトが、少なくとも１６ビットの幅を備えるインクリメンタ／デクリメンタに関して、（インクリメンタ／デクリメンタ幅）／８に等しくなるように、冗長オーバラップ桁上げ生成／伝搬信号オペレータが配置されている。 - 特許庁

When the incrementer/decrementer has a width of <16 bits, the internal block fan-out is 2.例文帳に追加

インクリメンタ／デクリメンタが１６ビット未満の幅を備えている場合には内部ブロック・ファンアウトは２になる。 - 特許庁

To provide an incrementer/decrementer architecture which is efficient in a silicon area needed for adaptation to the complexity of path specification of an incrementer/decrementer by solving performance limitation problems resulting from an excessive internal block fan-out.例文帳に追加

過剰な内部ブロック・ファンアウトによって生じる性能制限問題を解消し、インクリメンタ／デクリメンタの経路指定の複雑性に適応するために必要なシリコン領域における効率のよい、インクリメンタ／デクリメンタ・アーキテクチャを提供する。 - 特許庁

BINARY CARRY ARITHMETIC CIRCUIT, HALF ADDITION CIRCUIT AND INCREMENTER USING THE SAME, BINARY BORROW ARITHMETIC CIRCUIT, HALF SUBTRACTION CIRCUIT AND DECREMENTER USING THE SAME例文帳に追加

２進キャリー演算回路並びにこれを用いた半加算回路及びインクリメンタ、２進ボロー演算回路並びにこれを用いた半減算回路及びデクリメンタ - 特許庁

A decrementer 202 carries out operation of decrementing "1" from the value of the high-order address latched by the high-order address holding latch 201, and outputs a value obtained by subtracting "1" from the value of the high-order address.例文帳に追加

デクリメンタ２０２は、上位アドレス保持用ラッチ２０１によってラッチされた上位アドレスの値を１だけ減分する演算を実行して、上位アドレスの値を−１した値を出力する。 - 特許庁

In response to the comparison result signal from the discriminator 6, the data incrementer/decrementer 8 controls an amount of output data, so that a data reading speed of the memory device 1 is controlled to make the remaining data in the memory device 1 into a predetermined value.例文帳に追加

データ増減器８は、判定器６からの比較結果信号に応答して、出力されるデータの量を制御することによりメモリ装置１のデータ読出速度を制御してメモリ装置１のデータの残量を所定値とする。 - 特許庁